降低輸出電流以降低共模雜訊
手上有這麼一張資料，看不懂第二點的原理，請指教！ 我认为是这样子的：从第一个公式来看：当di/dt 常量(，那么减小L的值的方法只有一条路可走：减小Vg
所以第二个公式就好解释了：当dV/dt 常量，减小电容C的方法：就是减小电流I webber_RAE 发表于 2013-9-12 11:18
我认为是这样子的：
从第一个公式来看：当di/dt 常量(，那么减小L的值的方法只有一条路可走：减小Vg
...
这个目的在于抑制地电位的产生。通常的方法有下列：
1 减小IC输出端的接地回路的杂散电感：比如说采用表面贴(SMD)元器件，采用多层板，减少Via数目等等
webber_RAE 发表于 2013-9-12 12:04
这个目的在于抑制地电位的产生。通常的方法有下列：
1 减小IC输出端的接地回路的杂散电感：比如说采用表 ...
2.减小IC输出端的负载电容和输出电压摆幅：采用输入电容较小的，低电压工作的IC
3如果允许，IC输出端尽可能的使用RC filter 文中目的是减小共模干扰电压Vg。
1）Vg=i*（jwL）
2）i=Vout*（jwC）
第一点是说式1):要减小Vg，就要减小L，减小L的办法就是减小接地长度。
第二点是说式2):要减小Vg，就要减小i，要减小i，就要减小C，就是降低杂散电容。
减小接地长度，实际中就是减小接地电感，比如加宽或减短地线，使用接地平面等等；
输出电流有点勉强，可以认为是共模电流吧，减小分布杂散电容可以减小共模电流。 感謝各位指教，我也看懂了！
由法拉第定律V=L*di/dt可知，要降低地層共模電壓的方法，可由降低L和I 著手
降低L的方法，前面都說過了，而降低I的方法，由I=C*dv/dt可知，就是降低輸出電壓和雜散電容
我被兩個字誤導了，如島主說的，I 是耦合電流而不是輸出電流，降低輸出電流是無法降低地層共模電壓的 共模电流都是感生出来的 我也学习了 我不算高手，只是對EMC有些興趣，也就多花了點時間而已
你是台灣人嗎？
這份資料是十幾年前COPY的，早忘了出處
建議你去百度文庫找找，夠讓新人看個三、五年看不完了
以後遇到問題，可以來這裡大家多多交流！
页:
[1]
2
