hmily12345 发表于 2014-11-5 23:02
谢谢兄弟！
这两天按项目组同事的想法用示波器测了一下电路侧差分线上的干扰，发现打静电时确实能接收 ...
这个不是重点，静电放电肯定是有部分能量进去的，静电是ns级别的！
你这个是金属机壳，应该很容易搞定的！
我最近比较闲，如果你在上海，我可以免费帮你搞一下！
webber_RAE 发表于 2014-11-7 10:49
你找一个双向的TVS管 一端接差分线的+，另一端接-。然后个单向的TVS管接差分线的+ 另一端接地；另一个单 ...
谢谢！
我现在用的是TVS阵列，既防差模也防共模的，应该能达到你说的这种效果吧，用的TVS阵列如下，谢谢！
hmily12345 发表于 2014-11-7 17:49
谢谢！
我现在用的是TVS阵列，既防差模也防共模的，应该能达到你说的这种效果吧，用的TVS阵列如下，谢 ...
关键我看不到你的连接方式和PCB布线
mac_du 发表于 2014-11-7 13:29
这个不是重点，静电放电肯定是有部分能量进去的，静电是ns级别的！
你这个是金属机壳，应该很容易搞定的 ...
可惜俺不在上海，谢谢兄弟了！
理论上而言金属机壳确实静电应该没这么难过的，之前我们金属机壳的也很少出问题，这次确实比较奇怪，静电是ns级别的，
但是用TVS应该能搞定的，没想到整到现在还没搞定，我再试试其他招数吧，多谢哦！
webber_RAE 发表于 2014-11-8 10:46
关键我看不到你的连接方式和PCB布线
谢谢！
连接方式就是常规的啊，即TVS的15和34分别接差分对的正负，2脚接地，PCB也很简单，就是RJ45直接连到变压器，然后到PHY芯片，
中间没有其他的防护器件，谢谢！
hmily12345 发表于 2014-11-8 13:19
谢谢！
连接方式就是常规的啊，即TVS的15和34分别接差分对的正负，2脚接地，PCB也很简单，就是RJ45直 ...
gnd和pand之间去掉连接是为了增大电路侧回路阻抗，让干扰电流更多通过端口侧走掉。
网线应该都是下垂的，2m的耦合电容应该大的有限吧？我觉得可能还会有频率的因素，频率越高，耦合阻抗越小，会有更多的能量过去电路侧。
为什么判断是差模干扰？TVS应该放在端口侧，如果放在电路侧，应该是是泄放到gnd吧，这时去掉gnd和pgnd之间的连接反而减弱这个tvs的效果。
walterP 发表于 2014-11-11 14:03
gnd和pand之间去掉连接是为了增大电路侧回路阻抗，让干扰电流更多通过端口侧走掉。
网线应该都是下垂的 ...
谢谢！
事实情况确实是长线效果好于短线，这个理论上感觉真难以说得通，如果是长线的耦合电容大的话，曾经试过把长网线太高从而远离接地平面（从而减小耦合电容），结果仍然是长线容易通过！
另外增加TVS，在变压器前后都加过了，结果都不理想，不知还有啥招数不，多谢！
hmily12345 发表于 2014-11-12 09:58
谢谢！
事实情况确实是长线效果好于短线，这个理论上感觉真难以说得通，如果是长线的耦合电容大的话， ...
理论上还是可以说通的，你的干扰通过网线耦合进去的，静电会优先选择最短路径泄放，这个最短路径包含耦合路径和回流路径，30cm网线作为天线接收干扰信号，其接收谐振频率会远大于2m天线，接收到的会有更多的高频分量，而对于高频分量而言，gnd和pgnd之间的耦合分布参数造成的阻抗更低。
根据你的debug结果，造成你的设备fail的原因应该会有：网线---变压器----敏感信号---gnd----pgnd这条静电路径。对于静电电流而言，这之间的任何阻抗变小，都会在这条路径上加大其电流量。
要减小到敏感信号的干扰能量，有两个方法，一个是增大这条回路的阻抗，一个是减小敏感信号前级（网线---变压器---）到pgnd的阻抗。
前者可以隔离gnd和pgnd，看看有没有平面之间的叠层或直接连接。
后者可以加大端口侧抽头电容，在端口侧加TVS。
静电的放电点应该是在网口笼子上，笼子和外壳可能会没有很好的搭接，有没有直接打网口附近的金属外壳，看看有没有问题？
walterP 发表于 2014-11-12 10:27
理论上还是可以说通的，你的干扰通过网线耦合进去的，静电会优先选择最短路径泄放，这个最短路径包含耦合 ...
谢谢!
兄弟分析的有点道理，可能这就是长线优于短线的原因。
我分析干扰最终是差模导致的，路径是：网线---变压器----差分线---PHY芯片，当然初始的静电是共模干扰，差模是由共模转化而来的，不知你觉得是否正确呢？
当然按你的思路也没错，减少了差分线上的干扰能量，同样可以解决问题，我们现在的单板上GND与GNDP是完全隔离，有分割沟，之间有1000PF电容连接，还有就是端口的点灯线是穿越分割沟的，但是曾经把所有的1000pF电容去掉以及点灯线断开，结果的确有改善，但是仍不能通过，所以才分析主要是由变压器这个路径导致的。
兄弟说的在端口侧加大抽头电容，我们曾经把中心抽头的75欧姆+1000pF电容的1000pF换为0.1uF，结果也是无效果，在端口侧加过TVS阵列（防差共模），结果也无效果，所以现在我怀疑可能光靠一招是搞不定了，呵呵！
我们静电的放电点就是在网口笼子上，笼子和外壳的搭接看起来还是可以的，四周都有弹片，曾经也试验过如果远离端口进行放电，则端口不会down，所以分析是从端口的线缆耦合进去的，谢谢！
hmily12345 发表于 2014-11-12 19:22
谢谢!
兄弟分析的有点道理，可能这就是长线优于短线的原因。
兄弟 如果你认为就是从网口进去的，问题一定很好解决的。
我问一个问题你隔离地是从EMI角度考虑问题的吗？还是从硬件功能来考虑问题。
你那个1000pF的电容能换成0欧母的电阻？另外在你的接口电源上也加上一个TVS试试
