电磁兼容工程师网

标题: 求助，100M网口 250MHz over 12db [打印本页]

作者: xiweiling 时间: 2013-2-5 22:18
标题: 求助，100M网口 250MHz over 12db
CPU直接送出TX＋/-信号到transformer，在CPU端就有很强辐射，用镊子点TX Trace不同地方，只有CPU端最严重。更换transformer后over 6db
将CPU端的50 OHM电阻（将差分信号上拉到3.3V）和10pf电容移到transformer端后又降低3db。现在怎么也降不下来。
从layout角度分析：1）.4个via，2).从CPU到RJ45 trace长度为5800mil 3).距离TX＋/- 50mil地方有25MHz Crystal， Crystal是4PIn SMD的，有两个是GND PIN。 4). 网口的差分走在表层后打VIA到VCC层 5). Crystal 的GND Pin与GND Shape铺在一起，GND shape打很多VIA到GND层，其中有些VIA打在VCC层的网口差分信号包地上。

以上请大家给我分析分析，在改版之前请我得想办法找到确切的原因，否则又得重来一版PCB，谢谢！

作者: xiweiling 时间: 2013-2-5 22:37
上版PCB 测试EMI没有问题，这一版因为设计变更一定的更改layout. layout差异为：
1. Crystal是4PIn SMD的，有两个是GND PIN。 2). 网口的差分走在表层后打VIA到VCC层 3). Crystal 的GND Pin与GND Shape铺在一起，GND shape打很多VIA到GND层，其中有些VIA打在VCC层的网口差分信号包地上。

作者: xiweiling 时间: 2013-2-5 22:41
PCB层叠结构为：TOP－》GND－－》VCC－－》BOT层，CPU和crystal摆在TOP层。crystal下面的VCC层一半铺的是3.3V,一半铺GND。

作者: 桃花岛主 时间: 2013-2-5 23:13
我觉得重点处理晶振，晶振电源做好滤波，如磁珠+10uF+0.1uF+1000pF，晶振布局要远离接口和布线，你晶振离布线50mil，1毫米多点，感觉太近；
另外，你四层板，重要信号比如时钟、TX和RX，布线不要垮分割，另外，布线换层时参考平面有变，你也要注意。

作者: xiweiling 时间: 2013-2-6 13:17
谢谢岛主
1. 我的crystal没有电源,因此没有办法滤波啊
2. 换层时参考平面确实由GND层变为BOTTOM层，BOTTOM层的GND是不连续的

作者: xiweiling 时间: 2013-2-6 13:29
LAN信号走在VCC层，一边是内层GND层，另一边是BOT层； VCC层距离GND层40mil，距离BOT层8mil

作者: 桃花岛主 时间: 2013-2-6 22:51
干脆截个PCB布局布线图吧，看看有什么问题没。

作者: justforyou 时间: 2013-2-15 20:22
最好把RE数据拿出来，看下辐射的包络情况，可重点关注下CPU的锁相逻辑，可以定点分析下噪声，四层板集成PHY理论上过class B不成问题，你这个板子肯定有个你没有发现的重大问题，坚持解决下来，做好技术积累，对你提高产品设计都是个宝贵经验。

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)