电磁兼容工程师网

标题: LAN EMI 问题请教 [打印本页]

作者: weily 时间: 2013-11-26 16:36
标题: LAN EMI 问题请教
问题描述：  目前发生的状况是125M的倍频NG 很多

         1：支持1G的网口，网络变压器和共模电感都集成在RJ45接口上，网口的地和PCB的地有切开，用电容和BEAD隔离。
         2：  网口中心抽头的电容拉到PCB板上追加，目前是并联4PCS 10NF的到PCB的地。
         3：  PHY 到 MAC SWITH IC 的RX  22欧姆10PF, SWITH 到 MAC的RX 22欧姆
               4：  MAC 到PHY 的TX 22欧姆10PF
               5：  PHY IC 提供一个125M 的CLK 给MAC SWITH 使用
      6：  4层板， S-G-V-S

请教1：  PHY IC和RJ 45中间的4组差分线，阻抗控制是要多少欧姆？
请教2：  125M的倍频以我此机台的情况，是否从以下发射： RX ,TX CLK，  以上ITEM 5，还有PHY IC 到RJ45的差分线上？请帮忙补充,TKS
请教3：  目前对策：开展频，然后将以上ITEM5 软体关掉并额外追加一个有源125M晶振直接给MAC SWITH使用，  对策之后有10DB的改善，BUT还是NG,而且测试其他模式，网线拔掉，也还有125M的问题（怀疑是外加125M晶振的问题，那请问晶振如何处理）-----另外请问是否有其他对策可改善？

作者: walterP 时间: 2013-11-26 16:50
做个局部屏蔽试试，如果确认是晶振的问题，晶振参考gnd，附近少布线，clk包地，阻尼电阻加大。

作者: walterP 时间: 2013-11-26 16:51
电源滤波是必须的

作者: 桃花岛主 时间: 2013-11-26 23:51
网线的差分通常都为100欧阻抗；你这个问题我建议还是重点处理时钟，比如布线有无跨分割、时钟电源滤波等，你说的时钟是PHY IC，那就建议对这个芯片的电源也加强滤波，比如加100pF电容。，

作者: 永恒的瞬间 时间: 2013-11-27 08:47
老兄，你这个是集成变压器，网口地和PCB的地怎么分啊，分了也不彻底，干脆别分。

作者: weily 时间: 2013-11-27 10:42

化二为一发表于 2013-11-26 17:22
结构是金属的吗？时间电路是怎样设计的？是否使用屏蔽网线？这些均不清楚，怎样整改？

HI ,化二兄，TKS
1：结构是金属屏蔽，网口带铁罩有接触到金属外壳
2：客户不同意用屏蔽网线（屏蔽网线我们有TRY过，改善有限）
3：时钟电路，我有将线路和原理图附上，

还请指点下，感恩啦。。

作者: weily 时间: 2013-11-27 10:45

永恒的瞬间发表于 2013-11-27 08:47
老兄，你这个是集成变压器，网口地和PCB的地怎么分啊，分了也不彻底，干脆别分。

1：变压器内部我不是很清楚。
2：网口地和PCB 地分：就是将网口的屏蔽铁壳的地PIN 在PCB上拉一个独立的地和PCB地分开，用BEAD和电容桥接。也TRY过直接连接起来，效果不大

TKS

作者: weily 时间: 2013-11-27 10:54

桃花岛主发表于 2013-11-26 23:51
网线的差分通常都为100欧阻抗；你这个问题我建议还是重点处理时钟，比如布线有无跨分割、时钟电源滤波等， ...

TKS, 岛主

1：网线的差分通常都为100欧阻抗----因为我看资料误解了，如附件提到150欧姆的阻抗匹配
2：我这个问题感觉是不是已经不是PHY IC CLK的问题了，因为我测试VGA的时候，晶振给SWITH 125M ，然后SWITCH给MAC RX-CLK 和GTX-CLK SRC
此时我测VGA网线没有插的，就有

3：另外顺便请教一个问题，当一个CLK 有过孔的时候，走TOP的参考地层回路，走背板的线参考VCC层，这样的走线要注意什么？过孔的地方需要什么特别注意的地方吗？

作者: weily 时间: 2013-11-27 10:55

weily 发表于 2013-11-27 10:54
TKS, 岛主

1：网线的差分通常都为100欧阻抗----因为我看资料误解了，如附件提到150欧姆的阻抗匹配

补充附件

作者: 桃花岛主 时间: 2013-11-27 21:14
你看的是Bobsmith电路，注意这个电阻都是在连接器空余管脚；至于这个电路，想用就用，真难说清楚，老美的专利；
你的时钟是关键信号线，具体是强干扰信号线，换层时最好参考同一个平面，你说的情况变幻的电源和GND平面，所以，在换层的地方最好加个电容连接电源和GND，当然，不加也可以，时钟可以通过板上其他电容返回源头，但无疑环路面积增大，问题也随之增大。

作者: sarenbarci 时间: 2013-11-28 09:58
这种问题是最头疼的。此产品的125MHz时钟源有：
1. 125MHz晶振
2. PHY-->MAC RGMII_CLK(TX&RX)
3. MAC--->Switch RGMII_CLK(TX&RX)
共有5跟线。
要确定真正的源，可以将RGMII_CLK一根根断开（晶振不能断）。
然后在辐射最大的线上修改下匹配电阻。比如从原来的22ohm增加到100ohm（当然会影响SI）
此外，目前直接的办法还是换变压器。

作者: kenji 时间: 2013-11-28 10:00
网线拔掉都有这个问题换变压器怕是没有效果

作者: front01 时间: 2013-11-28 10:08
最好用频谱看看你网口的两个指示灯脚。没有频谱就直接对地并102电容。

作者: weily 时间: 2013-11-28 10:50
昨天做了实验（测试非网络模式情况，网线没插）
1：将SWITICH IC的电源断掉后， 125,375M 没有了，625/875M还在
2： item 1的基础上将晶振的电源OPEN掉， 625和875 没了
晶振影响到了625和875M，请问针对晶振的部分，有什么对策？
今天会继续判断125,375是SWITH ，MAC还是PHY 那边的CLK 。。。。

作者: rarkii 时间: 2013-11-28 13:46
1.对晶振加强屏蔽接地，多层的，多点接地；
2.对晶振的电源加磁珠，电容33pF两个，1nF，0.01uF；

使用频谱仪看是否有其他强干扰源，逐一去排查；
再发现有强干扰源时候，注意它是否会串扰到其他路径造成辐射超标；
另外，可能使用125晶振的芯片也有问题，可以尝试将其加强屏蔽接地，控制其噪声路径；

作者: weily 时间: 2013-11-29 10:48

rarkii 发表于 2013-11-28 13:46
1.对晶振加强屏蔽接地，多层的，多点接地；
2.对晶振的电源加磁珠，电容33pF两个，1nF，0.01uF；

对晶振的电源加磁珠，电容33pF两个，1nF，0.01uF------- 电容都要加在BEAD 后面吗？

作者: weily 时间: 2013-11-29 10:53
用近场探头确认，发现SWITH IC 每个PIN （连空PIN）都有问题，其中GTX CLK-SRC （送给MAC的CLK）最大，结果一个39欧姆电阻（电阻前后能力有下降），还有就是晶振的电源也很大，结果BEAD 120欧姆后能量有减------------PS: 晶振的电源和SWITH IC的电源共用，
现在准备电源上处理下，加大BEAD值和追加电容，另外在GTX CLK-SRC上追加电容（这个是电阻前后都加，还是要加在哪里？）

作者: rarkii 时间: 2013-11-29 11:40

weily 发表于 2013-11-29 10:53
用近场探头确认，发现SWITH IC 每个PIN （连空PIN）都有问题，其中GTX CLK-SRC （送给MAC的CLK）最大，结 ...

放在靠近芯片端PIN，不过你也可以尝试放在另外一端，或者两端都放置，具体情况具体分析。

作者: forestxsl 时间: 2013-12-13 15:26
RTL的芯片，我们的做法是搞不定的时候直接找厂商来搞，有时候IC本身有问题，通过外围线路改善很有限的，除非舍得花钱

作者: sarenbarci 时间: 2013-12-19 15:38
搞定了吗？大家分享一下？

作者: 小屁孩7016 时间: 2014-3-18 17:42
大家有没有遇到过110M或者170M附近的宽频带骚扰问题，确认是网口带来的，骚扰源确定不了？

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)