电磁兼容工程师网

标题: 请教大电容和小电容哪个更应该靠近芯片引脚 [打印本页]

作者: chengaochao 时间: 2013-12-17 20:29
标题: 请教大电容和小电容哪个更应该靠近芯片引脚
有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢
1，容值大的靠近引脚，因为电容是一个储能元件，特别是在电源引脚，当芯片耗能的时候就释放储存的能量，当纹波大时又吸收多余能量，
2，容值小的靠近引脚，因为容值小的相对的有效抑制频率较高，还有容值小的一般封装也较小，因此寄生参数也小
我是觉得大的靠近引脚，但是道理也讲的不是很清楚，请大家指教一下
另外电源脚和信号脚会不会应用规则不一样？

作者: 桃花岛主 时间: 2013-12-17 23:27
容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好；
大电容是储能的，在IC开关动作时提供一个电流，减小地弹噪声。

作者: mic29 时间: 2013-12-18 08:51
我對這個問題也不太清楚，提出我的想法求指教

大電容功能是濾波，一旦與負載（IC）的距離過遠，則銅箔的雜散電感將降低電容的反應速度
小電容功能是去耦，一旦與負載（IC）的距離過遠，則電流迴路過大越有利於磁場發射

我是55％傾向將大電容靠近IC，45％傾向小電容
因為我想即使大電容會加大小電容的去耦迴路，但是這樣的去耦迴路面積依然小到不足以發射低頻（1GHZ內）的磁場，我想至少要THZ以上才有機會，但我記得磁場主要反應在EMI低頻

我個人的想法是，第一記得加這兩種電容，第二記得距離要近
至於順序如何排列，應該不是重點
個人想法，請指教

作者: jld326 时间: 2013-12-18 08:55
大电容主要抑制低频，其波长大，可以适当放远，小电容则相反

作者: owen11 时间: 2013-12-18 10:10

桃花岛主发表于 2013-12-17 23:27
容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好； ...

楼主说得有道理，本人再补充一条：
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一排，且把它们的0V连接都设计在同一端；但这一的布局会增大阻抗降低电容的去耦效果。正确的做法是把它们的电容0V接地端过孔错开，不要置于同一端。
这是戴尔公司的申请的专利，若打算使用这一技术请留心不要侵权。

作者: front01 时间: 2013-12-18 10:38
一般都是小电容放在IC电源脚吧！！

作者: 阿飞小白 时间: 2013-12-18 11:39

owen11 发表于 2013-12-18 10:10
楼主说得有道理，本人再补充一条：
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排 ...

对，是专利，蒙特洛斯那本书上说过。

作者: walterP 时间: 2013-12-18 18:17
截张图大家看看，简单而经典

作者: 桃花岛主 时间: 2013-12-18 22:19

mic29 发表于 2013-12-18 08:51
我對這個問題也不太清楚，提出我的想法求指教

大電容功能是濾波，一旦與負載（IC）的距離過遠，則銅箔的 ...

简单这样说吧，你就认为大电容抑制低频，小电容抑制高频，那么，高频的东西就是我们重点要抑制的，因为它更容易辐射等，所以，与IC形成的环路越小越好，这样考虑的话，小电容优于大电容靠近IC。

作者: sk1987 时间: 2013-12-20 09:54
这个问题很好，受益匪浅。不过，我个人觉得小电容要靠近IC管脚。如果小电容离管脚太远的话，IC管脚还是容易被其它杂讯耦合。

作者: webber_RAE 时间: 2013-12-20 15:01
通常的情况下，是小电容接近IC比较好.但是对于电源芯片输出端来说大的放在前面小的放在后面比较好

作者: mic29 时间: 2013-12-23 13:30
直接以實品照片來看，左圖為先大再小，右圖為先小再大，兩者的迴路面積只差了兩顆電容間的距離，目測約2x2.5=5mm平方

以各位的實務經驗，是否曾經遇過將兩顆電容相反就讓測試結果豬羊變色的經驗？也就是這5mm平方的濾波迴路面積差異，真能左右測試結果？

再者以島主所說，若主要是想濾較低頻率時，是否仍要堅持將小電容放在前面？

作者: 阿飞小白 时间: 2013-12-23 13:43

mic29 发表于 2013-12-23 13:30
直接以實品照片來看，左圖為先大再小，右圖為先小再大，兩者的迴路面積只差了兩顆電容間的距離，目測約2x2. ...

这点面积，从来没有遇到过位置相反测试结果差异很大的情况，倒是分别在Top、Bottom和同在一层会有差异。

作者: bedqmmoong 时间: 2013-12-23 14:01
假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容
大电容放前面，小电容放后面时，安装到板上后，整体阻抗最低的两点变成1MHz与60MHz
而小电容前，大电容后，安装到板后，整体阻抗最低的两点变成0.8MHz与50MHz
这两种哪个好？能有定论吗？肯定得看实际需滤除的频点啊！
而且，那点寄生的电感产生的阻抗应该比较小吧，说不定还没电容本身的容值误差引起的差异大。我觉得MHz范围内是不用考虑这些问题的

作者: owen11 时间: 2013-12-23 16:53

bedqmmoong 发表于 2013-12-23 14:01
假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容
大电容放前面，小电容放后面时 ...

不错，一般是高速集成电路上才会认真考虑到（GHz级别）谐振问题。

作者: mic29 时间: 2013-12-23 17:02
是的，樓上的兩位說出了我的想法

也感謝LZ的提問和島主指點，我想我終於知道答案了

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)