电磁兼容工程师网

标题: RE 720MHZ,912MHZ [打印本页]

作者: wangsheng206 时间: 2014-1-22 19:04
标题: RE 720MHZ,912MHZ
各位大虾：
江湖告急，RE测试，会有720MHZ,912MHZ 的频点的尖刺冒出，出现的频率大概10秒钟一次，冒出的幅值有20dB左右。
EUT 没有接任何的外设，显示器也没接。
请各位大虾指点迷津。感谢！

作者: jld326 时间: 2014-1-22 21:47
对设备情况描述再详细点

作者: 桃花岛主 时间: 2014-1-22 23:08
是啊，描述仔细些，这么高的频点，一般不会是线缆出来的了，看看开口和缝隙等等。

作者: wangsheng206 时间: 2014-1-23 08:58
各位大虾，请参见 RE 的数据，其的频点都已经解决，目前就剩下，720MHZ和912MHZ的频点了。
主板为6寸的8层板，risc架构，测试时使用超级终端控制，输入命令后，将所有的外设移除，只剩下DC12V的电源对其供电。
机器的外壳为塑胶外壳，没有任何的屏蔽功能。
尝试对CPU 的24MHZ的振幅进行限幅后，有改善，但还是超limit。
将USB chock移除后，没改善。

作者: zws228 时间: 2014-1-23 14:45
从超标频率点上分析是24M晶振倍频出来的时钟信号，超标频点间隔刚好是96.03MHz，
这么高的频率可能是主IC到DDR的CLK信号出来的。可以把此信号上的电阻换成磁珠+对地电容试下
另外用频谱分析仪可以准确快速的定位
以上是个人见解，请岛主点评！

作者: jld326 时间: 2014-1-23 21:54
恩，像是24M的时钟的过，限幅用处不大，考虑在时钟输出端串联33欧电阻，同时在晶振电源处加1000pF电容，注意电容走线长宽比不宜大于3

作者: 桃花岛主 时间: 2014-1-23 23:27
源端串阻限流的方式理论上改善幅度不是很大，通常超标不是很大的情况下可以使用，建议你重点关注布线，即环路，一个，环路有没有增大，另一个，有没有和其他布线串扰。

作者: jld326 时间: 2014-1-24 21:47

桃花岛主发表于 2014-1-23 23:27
源端串阻限流的方式理论上改善幅度不是很大，通常超标不是很大的情况下可以使用，建议你重点关注布线，即环 ...

恩，岛主说得靠谱

作者: wangsheng206 时间: 2014-1-26 08:16
感谢，各位的指点。个人感觉应该比较像是USB 部分带出的，明天我再去实验室debug，有新的进展再更新给大家。谢谢！

作者: sarenbarci 时间: 2014-1-27 12:02
期待结果

作者: lrbxiao8 时间: 2014-2-11 09:11
我觉着楼主要从 10秒钟一次这个下手，看下什么是按这个规律来跑的

作者: wangsheng206 时间: 2014-2-21 09:21
各位大大，问题已经找到是SD出来的，将SD_CLK 加电阻和电容后OK。感谢各位的知道。

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)