电磁兼容工程师网

标题: GND和VCC的矛盾 [打印本页]

作者: zj1028121713 时间: 2014-2-26 21:15
标题: GND和VCC的矛盾
当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到最小。

作者: 桃花岛主 时间: 2014-2-26 22:46
不太明白，你说的隔开指的什么意思？

作者: mic29 时间: 2014-2-27 11:11
我的建議

1. 哪一層被較多較重要信號當作參考平面，就保持完整
2. 被分割的平面可以在表層用跳線再短路
3. 在兩個分割處分別用縫補電容跨分割，亦有上述第二條的效果

作者: 阿飞小白 时间: 2014-2-27 12:21
这种情况在Power plane中会遇到

作者: walterP 时间: 2014-2-27 18:11

mic29 发表于 2014-2-27 11:11
我的建議

1. 哪一層被較多較重要信號當作參考平面，就保持完整

作者: dream_bird 时间: 2014-2-27 23:24

mic29 发表于 2014-2-27 11:11
我的建議

1. 哪一層被較多較重要信號當作參考平面，就保持完整

同意这种做法！
应该效果会很好

作者: 蓦然回首 时间: 2014-2-28 09:14
最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)