电磁兼容工程师网

标题: 请教：PCB走线串扰问题 [打印本页]

作者: courage 时间: 2014-3-14 10:03
标题: 请教：PCB走线串扰问题
有一块板，由于结构的原因，PCB板上的几对差分线走得非常长，约1m，且快形成一个环路了（类似于字母C的样子）。现在测试判断这几对线被附近的信号串扰了。在不改变走线长度的情况下（结构限制，无法修改），能有什么办法可以采用？串共模电感？串电阻？或是有什么好的方法（在线上焊接共模电感，难度相当大）？

作者: mic29 时间: 2014-3-14 11:56
個人想法，請LZ及諸位看官自行判斷實務上的可行性
1. 加包地線
2. 信號改走內層，勿近板邊，外層包地
3. 增加PCB層數

作者: 桃花岛主 时间: 2014-3-16 16:21
MIC已经说了几点措施了，如果确信是串扰，再能确定是那个信号串扰到它上面，那么，增大布线间距就是神器了，信号线布线3W距离，就是这方面考虑。

作者: yunqi 时间: 2014-3-17 08:51
我觉得串扰是共模从端口带出来你可以串共模电感、电阻，并电容都可以有效降低

作者: blyzhou 时间: 2014-3-17 09:32
增加包地线，同时在差分线走线区域不要有其他信号的过孔，信号的噪声也有可能通过其附近的过孔耦合出去。

作者: funny 时间: 2014-3-18 09:02
超标的点与差分线的有用信号是重合的，并电容的结果是可能把噪声降下来了，但同时也会把有用信号给衰减掉了。忘了说明了，这对差分线是1000BASE-T，超标的频点是125M。现正痛苦地飞共模电感中。。。

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)