电磁兼容工程师网

标题: 降低PCB设计中噪声与电磁干扰的建议 [打印本页]

作者: 北测检测 时间: 2014-9-4 09:57
标题: 降低PCB设计中噪声与电磁干扰的建议
降低PCB设计中噪声与电磁干扰有如下要点：

(1)能用低速芯片就不用高速的，高速芯片用在关键地方。

(2)可用串一个电阻的办法，降低控制电路上下沿跳变速率。

(3)尽量为继电器等提供某种形式的阻尼。

(4)使用满足系统要求的最低频率时钟。

(5)时钟产生器尽量近到用该时钟的器件。石英晶体振荡器外壳要接地。

(6)用地线将时钟区圈起来，时钟线尽量短。

(7)I/O驱动电路尽量近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

(8)MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

(9)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。

(10)印制板尽量，使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

(11)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。

(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。

(13)时钟、总线、片选信号要远离I/O线和接插件。

(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。

(15)对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。

(16)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。

(17)元件引脚尽量短，去耦电容引脚尽量短。

(18)关键的线要尽量粗，并在两边加上保护地。高速线要短要直。

(19)对噪声敏感的线不要与大电流，高速开关线平行。

(20)石英晶体下面以及对噪声敏感的器件下面不要走线。

(21)弱信号电路，低频电路周围不要形成电流环路。

(22)信号都不要形成环路，如不可避免，让环路区尽量小。

(23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

(24)用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
更多认证资讯请关注深圳北测检测认证机构官网http://www.ntek.org.cn

作者: 黄药师 时间: 2014-9-7 22:24
这里有一些设计规则已经是错误的，楼上可知道？不经过验证就发出来难道不觉得有点误人子弟？

作者: 北测检测 时间: 2014-9-18 10:00

黄药师发表于 2014-9-7 22:24
这里有一些设计规则已经是错误的，楼上可知道？不经过验证就发出来难道不觉得有点误人子弟？

我只是搬运工，在这方面不是很熟的啦 = =。不好意思以后会注意的

作者: awuuo 时间: 2015-8-6 22:36
提示: 作者被禁止或删除内容自动屏蔽

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)