yyma 发表于 2015-6-7 22:32
整改的话:镍锌排线磁环,排线屏蔽、机壳屏蔽、吸波涂覆。。
设计的话:选择毗邻线作为时钟线、终端差分电 ...
yangchunyuyaya 发表于 2015-6-8 01:17
首先看看可以把时钟负载与时钟放在一个PCB内,如果不行,请给出足够的理由。如果理由充分,除了楼上的措施 ...
Evanma 发表于 2015-6-8 10:41
在设计的时候,尽量让2块板靠近,减少互联排线长度。在72M高速信号线的旁边两条线走地线,尽量为其构建回路 ...
欢迎光临 电磁兼容工程师网 (http://bbs.emcmark.com/) | Powered by Discuz! X3.4 |