电磁兼容工程师网

标题: 恐怖的HDMI端口辐射验证超标-求解 [打印本页]

作者: li-0165 时间: 2011-6-25 20:36
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-25 20:42
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-25 20:46
提示: 作者被禁止或删除内容自动屏蔽

作者: 楚狂人 时间: 2011-6-25 21:34
不同线材相差相当大，可达10~20dB. 可以考虑选择更加好的线材。
同时确保接头部位连接良好和辅助设备有良好的EMI特性，

作者: 楚狂人 时间: 2011-6-25 21:40
此外确保信号质量（眼图）在预期范围内

作者: li-0165 时间: 2011-6-25 22:55
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-25 22:58
提示: 作者被禁止或删除内容自动屏蔽

作者: 桃花岛主 时间: 2011-6-25 23:26
确认是这个HDM I线缆出来的吗，拔掉线验证过吗，貌似好像是149M频率的谐波，是不是有这个时钟？如果是时钟的东西，看看布线有无跨分割等。感觉这个借口电路原理图没问题，可能PCB布线出问题了。

作者: 楚狂人 时间: 2011-6-26 07:05
是148.5MHz或者74.25MHz,就是HDMI的。
显示分辨率是720p,1080i的话就是74.25MHz 数据传输率为5*74.25MHz。
显示分辨率是1080p的话就是148.5MHz 数据传输率为5*148.5MHz。

作者: mark 时间: 2011-6-26 13:24
楼上的强人呢！

作者: li-0165 时间: 2011-6-26 18:06
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-26 18:07
提示: 作者被禁止或删除内容自动屏蔽

作者: 楚狂人 时间: 2011-6-26 19:50
整个信号链路都对EMI有影响：
1，PCB板上布线要满足阻抗匹配的要求(单端和差分阻抗都需要满足)，尽量少地穿层（如有可能一次都不要，最多两次），穿层要有穿层地过孔。（跨分割之类的常识性禁忌当然也是不能犯的）
2，差分走线要对称，等长，平滑；与其他走线之间要保持足够的距离(8X或更大以上)
3，端口信号测量以恰恰通过眼图测试为要求，信号强度不要太大，比要求>50mV即可，信号上升沿不要太陡；一对差分信号的内部SKEW小。差分信号队之间的SKEW可以再满足信号要求的情况下，分散分布。
4，共模电感要靠近接头布置，同时注意避免前后耦合。
5，接头接地阻抗要小（接头屏蔽地脚最好与接头能够一体），与线材接头的接触要良好，以保证较小的接触阻抗（如条件允许，可以考察下接头内部走线的阻抗）。
6，线材对辐射大小有十分重要的影响（线材需要优选）：
A, 首先确保线材有良好的屏蔽（包括两层：一层包裹在差分线对上；另一层为编织屏蔽层，包裹在所有线材之外）；要确保包裹具有良好的电连接，对于编织屏蔽层，要紧实，编织目数要满足要求。
B, 确保线材的阻抗满足要求
C, 屏蔽层与线材接头之间具有良好的连接（360度短接），禁止猪尾巴连接（大忌）
7，确保负载端具有良好的EMI特性（短接阻抗，走线阻抗，接头连接，等等），很多显示器都很差，需要自己整改。

大体说这么多

作者: 楚狂人 时间: 2011-6-26 19:51
对了，5V的那个L1去掉，将电容靠近接头，可能会有改善。

作者: li-0165 时间: 2011-6-26 21:12
提示: 作者被禁止或删除内容自动屏蔽

作者: 桃花岛主 时间: 2011-6-26 22:39
回复 9# 楚狂人

HDMI这么玄乎，学习了。杯具，没搞过这个接口。

作者: haihun 时间: 2011-6-27 09:52
看原理图和PCB截图，应该没有太大问题，好好检查一下电缆吧，电缆接头里面屏蔽层的搭接情况，接头和PCB上接头的搭接情况。

作者: li-0165 时间: 2011-6-27 10:36
提示: 作者被禁止或删除内容自动屏蔽

作者: jay880422 时间: 2011-6-27 13:41
受教了

作者: 桃花岛主 时间: 2011-6-27 21:38
为什么li-0615每发一贴必火？因为他总有一颗谦虚学习的心。。

作者: li-0165 时间: 2011-6-28 13:42
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-28 13:43
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-29 10:19
提示: 作者被禁止或删除内容自动屏蔽

作者: zhongkai 时间: 2011-6-29 10:31
HDMI这东西是比较头痛。

作者: haihun 时间: 2011-6-29 12:22
HDMI 连接对端的设备是什么？我觉得你在HDMI接头和两端设备的连接上还可以再处理一下。

作者: li-0165 时间: 2011-6-29 12:46
提示: 作者被禁止或删除内容自动屏蔽

作者: 楚狂人 时间: 2011-6-29 17:56
回复 23# li-0165
对比两次测试结果，改善是明显的。

像HDMI这样的通过外部电缆连接的高速视频信号传输，整个链路都必须做到位，才会有良好的效果（HDMI不是最难通过辐射发射测试的）；对照我在13楼提到的项目逐个检查，问题是可以解决的，继续努力

另：JAE的HDMI cable很不错，你可以备一些。

作者: li-0165 时间: 2011-6-29 19:12
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-6-29 22:05
提示: 作者被禁止或删除内容自动屏蔽

作者: kenji 时间: 2011-7-1 13:45
差分线之间预留的Bridge电阻，可以尝试下，不过看LZ测试的情况来看，估计效果没不明显

作者: li-0165 时间: 2011-7-2 10:17
提示: 作者被禁止或删除内容自动屏蔽

作者: manenru 时间: 2011-7-3 12:07
建议用频谱仪探下，有时候并不一定是端口出来的，先看哪一块比较大再采取相应措施。
1：用导电布把上面的几个金属壳连起来；
2：检查下PCB地的分布，保证地回路尽量小；
3：可以在HDMI接口VCC再多并一个104看看效果

作者: li-0165 时间: 2011-7-3 12:27
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-7-3 12:31
提示: 作者被禁止或删除内容自动屏蔽

作者: zhongkai 时间: 2011-7-6 16:28
HDMI端口最新EMI和ESD防护完整电路图。最近更新。
(, 下载次数: 209)

作者: 孔今 时间: 2011-7-6 19:50
HDMI没做好，期待li-0165给咱整个这方面的案例和设计实践。

作者: lnhuangxin 时间: 2011-7-7 21:21
终于有人在弄HDMI这一块了，和我当时遇到的问题基本是一样的，但我好像没你屏蔽的这么好，最后测试也通过了，电路发给你参考一下了。 (, 下载次数: 70) (, 下载次数: 64)
这是当时参考的部分资料

作者: lnhuangxin 时间: 2011-7-7 21:38
回复 37# lnhuangxin

这是我们用的原理图发给你看一下了
(, 下载次数: 255)

作者: lnhuangxin 时间: 2011-7-7 21:43
回复 38# lnhuangxin

1.HDMI 四对差分线保持差分阻抗100 ohm,要注意换层时参考层变换了,线宽孔径要做对应的变化具体参考板厂的叠层关系。
2.把5V的电源和地用电容隔开了,75M的时钟的电源和地也要做同样的操作,切端传播路径,如不做,就算HDMI再次改板没问题,同样的问题也会反映到其他器件上.
3.这四对差分线间距离保持最少3W.

作者: 风风点点 时间: 2011-7-8 15:18
学习了

作者: yu8166 时间: 2011-7-13 14:47
1. 那些超规的频率是TMDS的时钟频率。
2. Layout图的Top层：每对差分线旁边铺铜不完整（一)
3. 差分线到IC经过至少两次的过Via。（二)
4. HDMI线的工艺有关（三)
5. 信号的阻抗有设置好 (四)
6. HDMI Port的GND loop要设置好 (五)
7. 信号的回路(从源到目的地，再回到源)
8. SI (终端匹配的考虑)
9. HDMI的VCCI处理...
10. 感觉好多的东西要考虑..........

作者: rarkii 时间: 2011-7-13 16:35

，看到大家这么热情，我也想起了曾经处理过74.25M的问题。
我们采取了很多方案，包括滤波，共模电感，屏蔽，加叠层（从4到6到8），走内层，都没有处理好！
最后采取了更换时钟供给方案，本来采取的是CPU发出74.25，经由BUFFER，分成6路，改成了独立74.25M晶体，经BUFFER分成了6路，问题得到最终的解决。
思考：
第一，PCB的设计至关重要，其实74.25M的倍频超标主要是时钟造成的，那么处理时钟的返回电路面积，串扰，路径是多么的重要，它可以减少形成共模电流驱动杆天线的大小，也可以减少其他耦合路径。
第二，线缆屏蔽也是十分重要的一环，特别是线缆很长的时候，更加需要屏蔽线缆来解决问题。

作者: helen1980 时间: 2011-8-9 17:43
最近也遇到这样的问题，很是棘手，上来学点经验。我的机器是塑料外壳的，也就是没有屏蔽，HDMI Connector的外壳也不好处理。HDMI TMDS的走线设计比较规则，也没有打过孔；试过加了common chock，效果不太明显。目前测试超标8dB左右。
看楼主用的HDMI线测试结果好了很多，可否帮忙推荐一下？不胜感激！~~~
同时期待楼主的总结贴~~让我也好好学习一下。
感谢各位大虾~~

作者: helen1980 时间: 2011-8-15 17:27
为啥没人回复呢？~~楼主人呢？
期待你的总结帖~

作者: li-0165 时间: 2011-8-24 10:45
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-8-24 10:46
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-8-24 10:48
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-8-24 10:49
提示: 作者被禁止或删除内容自动屏蔽

作者: stpx 时间: 2011-8-24 15:52
我也遇到一样的问题。。。有整改过的留下QQ号吗？我在深圳期待合作。。。

作者: helen1980 时间: 2011-8-31 10:58
再顶一次~~
免得帖子沉了~~

作者: xiaoyao0401 时间: 2011-9-1 22:58
你的测试是连接了电视机测试得出的结果？还是拔掉HDMI测试得出的结果？
首先拔掉HDMI看一下测试结果是否改善？判定是从机器还是电视机传过来的？

作者: 850921801972 时间: 2011-9-11 17:02
HDMi饿和线缆关系确实比较大，目前遇到多个项目，更换线缆改善10多个dB很正常，但还是余量不足，后来通过将预加重设为零可以改善几个dB。另外Hdmi支持SSC功能，SSC展频功能对分散单个频率点能量集中效果非常明显

作者: li-0165 时间: 2011-9-16 13:45
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-9-16 13:48
提示: 作者被禁止或删除内容自动屏蔽

作者: li-0165 时间: 2011-9-16 13:51
提示: 作者被禁止或删除内容自动屏蔽

作者: zhongkai 时间: 2011-9-19 14:00
还有一个很重要的做法好像大家没有提及.在每对差分线都要拌地线。

作者: lrbxiao8 时间: 2011-9-22 11:07
HDMI接口接地要完整哦

作者: rarkii 时间: 2011-9-22 11:23

，赶紧上传吧，O(∩_∩)O哈哈哈~

作者: 60026422 时间: 2011-9-24 20:23
回复 9# 楚狂人

这个是怎么算出来的啊??谢谢

作者: Pudding_Bear 时间: 2011-9-28 11:29
急盼总结报告呀

作者: Pudding_Bear 时间: 2011-9-28 11:36
回复 27# 楚狂人

请问，什么地方能买到JAE的HDMI Cable？多谢多谢啦！

作者: chong2618 时间: 2011-10-6 13:35
换条屏蔽网密度较大的线材或者将HDMI GND与主板地完全结合试试。最好发个LAYOUT图看看这样才能确定

作者: 导电布男 时间: 2011-10-9 14:57
我也有这个问题，困饶好久了。希望高手给予解答

作者: Pudding_Bear 时间: 2011-10-31 16:10

上图，塑胶外壳！
li-0165 发表于 2011-6-25 20:46

Hi，请教您一个问题，从这个图上看，接的是ESD器件，共模电感器件在背面放置？
另外，您的HDMI走线有一段是走的Middle层么？还是Bottom层？如果是Bottom层，在从bottom层切换到Top层时，中间地层也需要切换么？

另外请教楚狂人：穿层要有穿层地过孔是什么意思？是否有参考布局图供了解一下呀！

作者: 桃花岛主 时间: 2011-10-31 22:51
穿层地过孔应该是指导线换层时变换参考平面，此时在信号线换层边打过孔连接两个地层，这样的话信号回流不中断，其实布线换层有三种情况，视各种情况采取措施：
（1）换层时参考平面不变，不需要做任何措施；
（2）如果布线参考平面从一个地层换到另一个地层，则必须在布线换层的过孔附近设置一个地过孔连接两个地层；
（3）如果布线参考平面从地层（电源层）换到电源层（地层），则必须在布线换层的过孔附近设置去耦合电容将地层（电源层）与电源层（地层）连接起来。

作者: Pudding_Bear 时间: 2011-11-1 13:43
多谢桃花岛主的解答。
请教一下，如果在四层板（Top、Interlayer1－－GND、Interlayer2－－Power、Bottom）的HDMI在布线过程中，HDMI差分走线必须从Top层切换到Bottom层，那么：
1）是否需要在切换走线的时候在Interlayer2层留出部分GND区域，并用过孔与Interlayer1层GND相连（见下图）；
2）还是需要在布线换层的过孔处放置电容将两者连起来，此时，切换后的参考平面（Interlayer2）是否也是需要一个完整的平面呢？

(, 下载次数: 55)

多谢各位指点呀！

作者: 楚狂人 时间: 2011-11-1 13:54
没有特别看清楚图，
如果参考的都是GND则应该加换层地过孔，一对差分线需要一个
如果底层走线参考的是电源，表层走线参考的是地（不建议这种走法），则需要换层电容

作者: Pudding_Bear 时间: 2011-11-1 14:59
先谢谢楚狂人，请教下换层地过孔应该怎么加呢？有没有一个示例的图呢？
如果此时Top和Bottom层走线都是参考interlayer1 GND平面，那么切换到Bottom层的HDMI走线是否受到interlayer2层的干扰呢？
我一直没有弄明白这点。在Top层走线时，Top层和地层紧挨着，那么信号的返回路径就直接在GND层；而如果切换到Bottom层后，Bottom层与GND层之间还有interlayer2层，此时HDMI信号会受到interlayer2层的干扰么？

我上面的图绘制的有些仓促，在Top层和Bottom层的四组HDMI线最外面用GND包起来（斜线位置），通过Via接到interlayer1 GND层，上图我是想问一下，如果在切换到Bottom层后，是否需要在与Bottom层相邻的interlayer2层开辟一块GND的区域（对应Bottom层的HDMI走线位置）？

恳请大家指点呀！

作者: 桃花岛主 时间: 2011-11-1 22:44
回复 68# Pudding_Bear

我觉得你这张图的设计方法不错；按照前面我说的，换层时参考平面不变最好，从一个地层换到另一个地层次之，从地换到电源层最差；
你这张图第三层在地层布线下方电源平面分割出地，此时地层HDMI布线参考地平面，此地平面与第二层地通过过孔连接，那么信号回流通过过孔；如果按你的方案二，需要加电容，不但增加成本，电容大小也不好控制，因此对信号影响比较大。

另外你还要注意你图上信号换层的过孔挨的太近了，地平面有开口，最好过孔距离稍稍加大；

第三层平面有分割，此时需要注意地层敏感信号线、强干扰信号线跨分割。

作者: 桃花岛主 时间: 2011-11-1 23:06
我一直没有弄明白这点。在Top层走线时，Top层和地层紧挨着，那么信号的返回路径就直接在GND层；而如果切换到Bottom层后，Bottom层与GND层之间还有interlayer2层，此时HDMI信号会受到interlayer2层的干扰么？
——一般来说，电源平面与地平面的板间电容基本将电源平面的高频噪声去耦了，倒是你信号回流在电源平面，会给电源平面带来噪声，表现为毛刺等，信号基本不会受interlayer2干扰，除非电源平面分割的比较厉害，阻抗很大。

作者: Pudding_Bear 时间: 2011-11-2 13:34
回复 72# 桃花岛主

谢谢桃花岛主的赐教，下次布局布线时我会多考虑这方面的问题！
多谢大家的帮忙。

作者: zhongkai 时间: 2011-11-2 18:13
我也做HDMI共模电感，代理台湾KINGCORE。需要的可以找我。kai.zhong@compon-tech.com.贴个我的HDMI共模电感300KHZ至10G的插入损耗图。
(, 下载次数: 54)

作者: taybi 时间: 2011-12-23 22:54
一口气看了8页，这个案例说明了EMC做好之前，大家不能忽略的就是SI问题。虽然是欢喜冤家，但还是有点唇亡齿寒的味道。楼主整改的这个播放器，是小公司设计的么，不然不会对传输线阻抗匹配出现这么大的问题，如果是大公司就有点不可原谅了。同时，做好EMC设计，首先要保证SI问题，SI做不好会出EMC问题，SI做太好了也会出EMC问题。

作者: taybi 时间: 2011-12-23 23:05
附带一点以前看过的资料，不翻译了自己看看，还可以练习英文，呵呵。
1. Reduce intra-pair skew in a differential trace by introducing small meandering corrections at the point of mismatch.
2. Reduce inter-pair skew, caused by component placement and IC pinouts, by making larger meandering correction along the signal path. Use chamfered corners with a length-to-trace width ratio of 3 to 5. The distance between bends should be at least 8 to 10 times the trace width.
3. Use 45o bends (chamfered corners), instead of right-angle (90o) bends. Right-angle bends increase the effective trace width, which changes the differential trace impedance creating a small discontinuity. A 45o bends is seen as an even smaller discontinuity.

Figure 7. Skew reduction via meandering using chamfered corners
4. When routing around an object, route both trace of a pair in parallel. Splitting the traces changes the line-to-line spacing, thus causing the differential impedance to change and discontinuities to occur.

Figure 8. Routing around an object
5. Place passive components within the signal path, such as source-matching resistors or ac-coupling capacitors, next to each other. Routing as in case a) does create wider trace spacing than in b); however, the resulting discontinuity is limited to a far narrower electrical length.

Figure 9. Lumping discontinuities
6. When routing traces next to a via or between an array of vias, make sure that the via clearance section does not interrupt the path of the return current on the ground plane below.

Figure 10. Avoiding via clearance sections
7. Avoid metal layers and traces underneath or between the pads of the HDMI connectors for better impedance matching. Otherwise they may cause the differential impedance to drop below 75 and fail your board during TDR testing.

Figure 11. Keeping planes out of the area between edge-fingers
8. Use the smallest size possible for signal trace vias and HDMI connector pads as they have less impact on the 100 differential impedance. Large vias and pads can cause the impedance to drop below 85 .
9. Use solid power and ground planes for 100 impedance control and minimum power noise.
10. For 100 differential impedance use the smallest trace spacing possible, which usually is specified by your PCB vendor. Make sure that the geometries in Figure 5 are: s < h, s < W, W < 2h, and d > 2s. Even better, use a 2D field solver to determine the trace geometries more accurately.
11. Keep the trace electrical length between the HDMI connector and the device as short as possible to minimize attenuation.
12. Use good HDMI connectors whose impedances meet the specifications.
13. Place bulk capacitors, (i.e., 10 ¼F), close to power sources, such as voltage regulators or where the power is supplied to the PCB.
14. Place smaller 0.1 ¼F or 0.01 ¼F capacitors at the device.
15. Reference Planes
The power and ground planes of a high-speed PCB design usually must satisfy a variety of requirements. At DC and low frequencies they must deliver stable reference voltages, such as Vcc and ground, to the supply terminals of integrated circuits and termination resistors.
16. At high frequencies reference planes, and in particular ground planes, serve numerous purposes. For the design of controlled impedance transmission systems, the ground plane should provide strong electric coupling with the differential traces of an adjacent signal layer. As mentioned earlier, close coupling causes the magnetic fields to cancel, thus minimizing EMI through reduced TEM wave radiation of the remaining fringing fields. To accomplish close coupling, place the ground plane next to a high-speed signal layer.

作者: 阿飞小白 时间: 2012-2-21 22:23
好帖。受教！

作者: 阿飞小白 时间: 2012-2-22 20:51
正好遇到HDMI445MHz的问题。。太棒了！

作者: xyzqq123321 时间: 2012-2-28 21:27
回复 13# 楚狂人

很详细的

作者: xyzqq123321 时间: 2012-2-28 21:50
回复 72# 桃花岛主

不错

作者: beiluo 时间: 2012-3-5 22:29
不知道你那个HDMI芯片用的什么方案,看看芯片手册是不是可以软件或硬件调它的信号摆幅，要想辐射通过可能要牺牲一点信号质量的；另外如果是金属外壳应将HDMI金属头与金属壳良好面搭接，减少屏蔽层地阻抗，可用铝箔什么的；还有你那个信号线上咋没有终端匹配，在共模电感与TVS之间可以并联100到120欧姆的电阻匹配下。

作者: red127 时间: 2012-3-28 14:39
可以看看芯片资料，可不可以调节HDMI的信号幅值，稍微牺牲下信号质量，或许EMI会改善很多

作者: will 时间: 2012-5-10 16:44
很给力的帖子，

作者: gx542413760 时间: 2012-5-10 19:05
头疼啊，input noise 没法控制

作者: yangdaodao8 时间: 2012-6-12 20:08
学到了很多！

作者: 60026422 时间: 2012-6-21 09:23
回复 9# 楚狂人

這些分辨率和時鐘頻率的對應關係是怎麼確定的呢？

一直搞不清楚這個問題，期待您的解惑啊，謝謝。。

作者: 阿飞小白 时间: 2013-3-24 20:53
好帖。

作者: yj_li09 时间: 2013-6-4 16:59
学习了，谢谢啦

作者: xiaoyao0401 时间: 2013-7-3 19:04
学习了，谢谢啦

作者: yj_li09 时间: 2013-7-20 08:00

楚狂人发表于 2011-6-26 07:05
是148.5MHz或者74.25MHz,就是HDMI的。
显示分辨率是720p,1080i的话就是74.25MHz 数据传输率为5*74.25MHz。 ...

狂人兄，冒昧请教个问题。
720P就是74.25MHz， 1080P就是148.5MHz，我的一个案子上面出现的是 222.5MHz，用示波器量CLK信号就是222MHz左右，您知道这是怎么回事吗？
另外一个我的案子上面出现的频点是222.5MHz， 445MHz， 668MHz，891Mhz，都是222.5MHz的倍频，很是想不通软件为什么会设置成222MHz的频率。

作者: chengaochao 时间: 2013-7-24 13:55
标题: 请大家帮我看看这个ESD

yj_li09 发表于 2013-7-20 08:00
狂人兄，冒昧请教个问题。
720P就是74.25MHz， 1080P就是148.5MHz，我的一个案子上面出现的是 ...

你们的设备室支持HDMI 1.4标准的Deep color功能吧，在这种状态下的数据流更大，频谱更宽，对应的频点就是222MHz左右的倍频

作者: 楚狂人 时间: 2013-7-28 18:00

taybi 发表于 2011-12-23 22:54
一口气看了8页，这个案例说明了EMC做好之前，大家不能忽略的就是SI问题。虽然是欢喜冤家，但还是有点唇亡齿 ...

对于RE EMI：
从信号链路设计上来讲，SI和EMC是统一的; 从信号强度和上升沿来讲SI和EMC是对立的。

作者: 楚狂人 时间: 2013-7-28 18:05

beiluo 发表于 2012-3-5 22:29
不知道你那个HDMI芯片用的什么方案,看看芯片手册是不是可以软件或硬件调它的信号摆幅，要想辐射通过可能要 ...

信号不能够过分降低，上升沿不能够调的太缓；因为信号要要通过眼图测试才行，不然就是山寨做法，通不过HDMI logo认证。
另外，信号降低100mV，在其他条件不变的情况下，理论上辐射只能降低1dB。

作者: yj_li09 时间: 2013-7-29 09:21

chengaochao 发表于 2013-7-24 13:55
你们的设备室支持HDMI 1.4标准的Deep color功能吧，在这种状态下的数据流更大，频谱更宽，对应的频点就是 ...

非常感谢您！

作者: yj_li09 时间: 2013-7-29 09:31

楚狂人发表于 2013-7-28 18:05
信号不能够过分降低，上升沿不能够调的太缓；因为信号要要通过眼图测试才行，不然就是山寨做法，通不过HD ...

多谢狂人兄！
   还有一个问题请教：在认证中心测试HDMI的时候，222MHz，445Mhz， 668Mhz， 891Mhz都超出很多，但是我在公司的lab里面有天线接收到频谱仪里面，但是只看得到445Mhz， 891Mhz ，另外两个频点就没有。用探头直接测，也是一样的结果，我怎么另外两个频点？我用的天线是190M~5GHz的。
   另外我自己做了一个222Mhz的天线，也接收不到222Mhz的频点。我做的这个天线测试是有用的。
   这个问题我纠结了好多天了。没道理啊，远场近场的概念我也去看了一下，远场强的一定强，近场强的远场不一定强，百思不得其解为什么抓不到222Mhz和668MHz啊？

   多谢啦！

作者: 楚狂人 时间: 2013-7-29 14:21
1，
你公司的暗室是多大？有没有做过场地衰减校准和场均匀性测试？天线接收到信号的强弱不只是和天线相关，和你的暗室关系也很大（特别是暗室比较小的时候，此处省略2000字）。
你的被测设备摆放是否完全一样？你重复对比过多少次？即便是在同一个暗室重新按照原样摆放也会有差异（此处省略1000字）。
你自己做的天线是什么形式的天线? Dipoe? 如何确定是222MHz的？

2，
你用的是什么探头，探的是什么地方？

3，
对于EMI，近场强的远场不一定很强，远场强的近场不一定很强（相对概念）；如果你会自己做天线，这个道理相信你很明白。（此处省略2000字）

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)