电磁兼容工程师网

标题: PCB设计中防静电用环形地的设计问题 [打印本页]

作者: csdgavin 时间: 2012-6-21 13:28
标题: PCB设计中防静电用环形地的设计问题
关于PCB的防静电设计中有这样一种设计：可以在PCB周围设置一个环形地
1.除边缘连接器以及机箱地以外，在整个外围四周放上环形通路。
2.确保所有层的环形地宽度大于2.5MM(0.1in)。
3.每隔13mm（0.5in）用过孔将环形地连接起来。
....
6.在环形地（所有层）上的某个位置处至少放置一个0.5mm（0.02in）宽的间隙，防止形成一个大的环路。
7.信号布线离环形地的距离不能小于0.5mm。

请问以上2.5mm、13mm、0.5mm的最小数值依据什么得到的？还请高人帮忙答疑解惑。

作者: csdgavin 时间: 2012-6-21 13:32
特别是环形地用0.5mm就能有效分割吗？

作者: csdgavin 时间: 2012-6-21 15:21
我现在很多东西都不是很理解。比如过孔为什么每隔13mm打一个，而不是6mm或10mm？这些设计规范如果只靠记很容易出错。并且不能活用它们。所以很烦恼啊！

作者: csdgavin 时间: 2012-6-21 16:01
为保证接地导线的有效性，接地线的长度应小于最短工作波长的1/20.而目前静电标准波形波头上升时间为0.7~1ns。所以其可最长的波长大概在670MM。其最小开孔间隔为33mm。与目前的13mm看不出什么关系呀？

作者: csdgavin 时间: 2012-6-21 16:39
关于长13mm宽2.5mm的静电泄放路径阻抗经公式：z=1.25L{Ln(L/W)+1.2+0.22(W/L)}F
f取300MHZ，接近最高有效静电频率。得到的值是14.1欧姆。即静电的泄放阻抗路径约为14欧姆。

作者: csdgavin 时间: 2012-6-21 21:10
自问自答，也很是欢乐啊。经过思考我现在认为地过孔的设计可以依照这样的原则。为保证环形地的低阻抗静电泄放路径，只需要保证路径设置至少满足长宽比5：1.所以，当宽度设计为2.5mm时，不必拘泥与13mm一个过孔。按11或10mm进行（因为此前算过此路径远小于静电有效波长的1/20）亦可并效果肯定要更好。而宽度在PCB面积允许的情况下也可以尽量设大一点。

作者: allenhua 时间: 2012-6-21 21:55
这样的学习精神值得高度赞扬，因为很多工程师需要推敲，但有些过于推敲也是没有必要的。需要知道一种趋势也是值得的，工程师应该是工程商人。当然能够从更高层理论着手，那是需要时间。
=================

自问自答，也很是欢乐啊。经过思考我现在认为地过孔的设计可以依照这样的原则。为保证环形地的低阻抗静电泄放路径，只需要保证路径设置至少满足长宽比5：1.所以，当宽度设计为2.5mm时，不必拘泥与13mm一个过孔。按11或10mm进行（因为此前算过此路径远小于静电有效波长的1/20）亦可并效果肯定要更好。而宽度在PCB面积允许的情况下也可以尽量设大一点。

作者: 桃花岛主 时间: 2012-6-21 22:03
回复 1# csdgavin

这些个数据，真要问作者自己了；比如地环，这个方法不错，比如和过孔篱笆墙加上顶层和地层覆铜，相当于整板屏蔽；另外上面打过孔、地环要有开槽、布线离地环远，这些方法和理念都挺好，至于那些数据，没必要纠结，作者提的仅供参考。

作者: csdgavin 时间: 2012-6-22 10:43
回复 9# 桃花岛主

恩，主要想学的是一种方法，而不满足得到一种结果。前辈们的经验只能先知后觉喽。。。

作者: 电哈哈 时间: 2012-6-22 17:59
复杂……………………………………

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)