电磁兼容工程师网

标题: 覆铜面积是大是小 [打印本页]

作者: lifenganhui 时间: 2012-7-13 10:04
标题: 覆铜面积是大是小
一块ＰＣＢ面积很大，，器件只占了中间的位置　　四周还空着很多面积，，如果在底层覆铜，那么是吧整个板子都覆铜，还是只覆器件的映射下方的一小块地方？　　如果是四层板第２层为地层，要是遇到上述情况　该如何覆铜？

作者: lifenganhui 时间: 2012-7-13 10:50
板子的四周都没器件了，覆铜延伸的面积太大，会不会在铜皮上引来干扰？

作者: lsp25071050 时间: 2012-7-13 15:25
地层越大越好

作者: 413312 时间: 2012-7-14 11:23
飘过

作者: 桃花岛主 时间: 2012-7-14 20:56
顶层和底层都覆铜，然后四周打过孔连接到GND，这样就成了个屏蔽体，岂不是更好。

作者: courage 时间: 2012-7-16 09:12
覆铜面积大，并且均匀打过孔连接到GND平面，保持覆铜上电位一致，就不会引起干扰。

作者: csdgavin 时间: 2012-8-6 17:33
有一块板子，总共是6层板，设置为S-S-G-P-S-S，是一块单独的核心板。顶层设计了一个屏蔽罩，屏蔽罩相接铜皮打过孔接地。目前除了地层在PCB面积内全部覆铜，其余层也覆铜并通过过孔接到地层，但是与屏蔽罩铜皮不相接，信号层的铜皮全部内缩0.5mm。也就是相当于屏蔽罩所在覆铜区形成了一个类似防静电条的设置（有一段已开口防止成为环形天线）。。。
最开始设计时也是将所有信号层覆铜面积与地层相同大小，但我考虑静电可能通过屏蔽罩进入信号层，所以改成了内缩。。。另外，我比较犹豫第二层是否有必要覆铜，因为第三层是一个完整的地层。不过覆铜的话对于信号线可以形成四向屏蔽，所以还是覆了。

个位对于将信号层内缩这样处理有什么看法？

作者: 阿飞小白 时间: 2012-8-6 21:36
回复 9# csdgavin

P1和P2都是single，不太好吧，容易串扰，只有一个GND太少了，P5和P6也容易串扰哟。

作者: 桃花岛主 时间: 2012-8-6 22:58
回复 9# csdgavin

我的意见是如果层设置好的话，你的屏蔽罩子都可以不要；另外如果你顶层和地层器件很少的话，直接大面积覆铜也是个不错的方法；

至于你说的，内层覆铜内缩不与屏蔽罩覆铜连接，我在想你的单板上的屏蔽罩，怎么打静电，如果是金属机壳，也是打机壳，塑料外壳的话，离单板屏蔽罩的距离也不小吧，所以你内缩为防止屏蔽罩的静电影响单板感觉不成立。

作者: csdgavin 时间: 2012-8-7 11:01
回复 11# 桃花岛主

我的想法是可能存在感应静电，毕竟屏蔽罩面积较大容易吸引静电。而内层信号覆铜内缩对于辐射也会有好处的，毕竟信号离板层边缘越远越好嘛

作者: csdgavin 时间: 2012-8-7 11:05
回复 10# 阿飞小白

关键信号走内层（由地层及电源层做回路），非关键的都走外层，串扰问题不会很大的。这种布局也是6层板常用的方式之一。

作者: 阿飞小白 时间: 2012-8-7 19:39
回复 13# csdgavin

也对，但是个人觉得S G S P G S 还是最佳，参考层优秀！呵呵

作者: freeman200 时间: 2012-8-25 16:06
全部增加到电源和地上，注意电源多分布几个零星的去耦电容就可以了。地一定要多。

作者: zhumeng7225 时间: 2012-8-29 11:39
学习了

作者: bdkonly 时间: 2012-8-29 13:28
回复 8# courage
过孔最好不要均匀打，引起谐振

作者: bdkonly 时间: 2012-8-29 13:30
回复 12# csdgavin
你这个理解错了……

作者: csdgavin 时间: 2012-8-29 13:48
回复 18# bdkonly

呵呵，都是个人想法，不是很成熟。还请帮忙多多指正！先谢谢了

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)