电磁兼容工程师网

标题: 请教几个问题？ [打印本页]

作者: dangjie666 时间: 2012-9-7 10:42
标题: 请教几个问题？
1 多层板，晶振下面每一层是否要覆铜，覆上以后，是否要用gnd via连通。为什么？
2 如图 VGA第12pin DDCSDA 和第15 pin DDCSCI 需要加防静电和滤波电路吗？为什么 (, 下载次数: 2)
3磁性元件下，如电感、磁珠等，允许走高速线吗？允许有via（非 gnd via）吗？
4 两个不同基频的晶振并摆着，是否风险很大？

作者: bdkonly 时间: 2012-9-7 14:38
1，板子假设是4层，假设晶振位于第1层，那么在晶振旁边铺地线包围晶振，然后在第2层晶振下方的位置铺地，第一层的地应该和第二层的地用Via连接，注意，via不要均匀布置，尽量无规则排列，避免谐振。
2，如果你的12pin和15pin是直接裸露在空气中并且与pcb板有直接连接，那么最好加ESD防护，理由是静电可以通过这两个引脚进入pcb。
3，磁性元件下不允许走高速线。一是因为高速线周围强烈的磁通变化可以导致电感等磁性元件的磁力线发生变化，影响电感滤波效果。二是电感等磁性元件周围的磁场变化可以给高速信号线带来噪声，影响信号质量。
4，不同基频晶振并摆着的情况下，参考第一点，保证将每个晶振用地线包围屏蔽，则风险很小。不过还是尽量将两个晶振远离，如果有条件的话。

作者: dangjie666 时间: 2012-9-7 15:41
谢谢！我还是有点疑惑
1 前两层铺地了，那么第三、第四层有必要吗？铺地的作用是屏蔽吗？如果作用只是屏蔽，那么如果我的晶振是贴片的，是不是只要有顶层铺地屏蔽就好了？
2 很多VGA的参考线路，7根信号线，滤波和保护都加了五组，如上图赛盛的参考线路，但是我觉的，ESD保护7组应该加全了（很多设计少加两组的考虑是什么，想不明白，难道12pin DDCSDA 和第15 pin DDCSCI 抗静电能力强），12pin DDCSDA 和第15 pin DDCSCI 可能是对信号的质量要求不高，所以可以不用加滤波电路，不知道是不是这样？

作者: bdkonly 时间: 2012-9-7 15:56
回复 4# dangjie666
1，顶层的铺地你可以理解为在横向的屏蔽，在晶振下方铺地你可以理解为纵向的屏蔽。没必要每层都铺地。其实这种铺地的最终目的就是让晶振产生的时钟信号的电流从尽可能低阻抗的路径回到晶振。理解了这一点就好说了。
2，如果板子上对这两根信号线空置或者有其他什么措施，这我就不清楚了，我只是从ESD的角度来考虑而已。

作者: dangjie666 时间: 2012-9-7 18:24
磁性元件下走高速线，相互干扰的问题。
元件一般放在top层，第二层假设为完整地，那么第三层一直到bottom层，走高速线，我认为应该没有问题，因为有一层地做屏蔽。请大家指导。

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)