开启左侧

内存clock 超标 无计可施

  [复制链接]
精华 dangjie666 发表于 2014-2-8 10:15:40 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
我们主板的内存clock超标,感觉走线已经无懈可击,参考层完整等等,阻抗也匹配,线也等长,就是信号太强,信号线上串电阻并电容都不允许,请大家给点思路,谢谢! afadfadfadfdadfafdfadf.png

精彩评论20

lwq050808 发表于 2014-2-27 21:17:49 | 显示全部楼层
内存问题我碰到比较多,对于666MHZ,800MHZ还有1GHZ的noise通常的解法并不是从内存的CLK着手。
因为CLK是不可避免的。
归根到底的原因是内存的power。有两个方法你可以去尝试:
1. 对内存的power进行更改,可以在内存的power输入和输出上加电容;特别提示,若是666MHZ/800MHZ/1GHZ的波形不仅仅带展频,还且有个BB,那么你在输出power上加几个大的稳压电容(强烈推荐胆电解电容)。
2. 内存的noise是通过天线辐射出来的,可以通过机构解决。这里有个经验:内存上方对应的机构务必要确保阻抗非常好;而且若有缝隙的话,更要特别注意接触良好性能。

第二个方法是用的最多的,第一个一般需要改layout。
基本上我碰到的内存问题都能够通过这两个方法解决。
再次提醒楼主,CLK信号的是无法避免的,CLK上加的电阻电容都是有SPEC所规定的,不是我们可以随便更改的,否则EA就无法通过。
EMI的问题归根起来就是天线在作怪~~
希望能帮助楼主~

点评

zan  发表于 2016-8-12 14:47
front01 发表于 2014-2-8 10:45:21 | 显示全部楼层
不给串电阻,那只能在外围处理吧。一般是加屏蔽。
walterP 发表于 2014-2-8 12:02:58 | 显示全部楼层
为什么不给串电阻?感觉你的clk线出来的时候可以少绕几下,从旁边的空位走出来,不要绕那么多的脚,布线还是可以微调一下,优先走clk线,clk旁边的线可以放的离clk线远一点,都不要绕圈,源头是clk,但是不一定是clk线直接辐射出来的。
chengaochao 发表于 2014-2-8 18:00:54 | 显示全部楼层
降低驱动电流试试
桃花岛主 发表于 2014-2-8 22:28:33 | 显示全部楼层
能否软件降低边沿速率?或者布线布置在内层,两边打接地过孔,这样的话就像穿金属管的屏蔽线一样。
owen11 发表于 2014-2-9 10:09:38 | 显示全部楼层
可以使用包地或伴地技术,且地线多打过低孔与内层地连通;穿层过孔数目尽量减少,最好无过孔;
allenhua 发表于 2014-2-9 19:06:51 | 显示全部楼层
有些软件可以调整驱动电流大小,看看是否可以?
还有,你确认是时钟信号直接辐射,还是其它天线形式的走线或金属呢?

如果是主板,局部屏蔽比较难做;只能加强机箱的设计.....
lrbxiao8 发表于 2014-2-11 09:17:32 | 显示全部楼层
楼主是做服务器的吧?信号要求这么高
可以先并个电容试下看,估计作用不会太大
加强机箱屏蔽才是王道
或者看机箱内部连接线或风扇的连接线,走线调整下
 楼主| dangjie666 发表于 2014-2-14 10:34:06 | 显示全部楼层
谢谢各位!产品是服务器,我们目前近场找到两个源头,一个是1333M内存,一个33Mclock,具体是哪个,或者都有,我们近期会再去实验室看一下,我们从第一次测试看,机箱会泄露一部分,还有这个665M把地弄的很脏(内存旁的散热器也有),我们的网线和键盘鼠标上都有这个点。呵呵,动clock信号的方法,目前都不同意。走内层和加屏蔽过孔也基本没有空间。
chen2006 发表于 2014-2-20 16:38:18 | 显示全部楼层
PCB不让动,只能动机箱了。机箱的孔缝用屏蔽铜箔封一下。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

读懂电磁兼容前沿技术
电磁兼容工程师网和论坛专注于电磁兼容行业自媒体平台,平台集聚大批资深的电磁兼容技术专家,面向电磁兼容应用行业工程师人群,提供技术交流、答疑解惑、资料下载等,每年在全国巡回举办最专业技术研讨会。以助力行业创新发展为使命,经过14年的发展,已成为电磁兼容行业最具知名度的会员制社区。
加入我们

电磁兼容群:334175333

防雷技术群:50395925

安规技术群:559434720

联系我们

公司地址:陕西省西安市高新区毕原二路军民融合产业园一期B1栋1层101室

联系电话:王媛媛 17791287039

联系电话:桃花岛主 18991808692

电子邮箱:info@emcmark.com