电磁兼容工程师网

标题: EMC check list 之 PCB placement [打印本页]

作者: mic29 时间: 2013-9-9 12:01
标题: EMC check list 之 PCB placement
十幾年前因為自己不好使的腦袋而興起了一個念頭，於是動手將自己所知道的EMC相關知識分門別類，列成 check list 以輔助我貧乏的記憶力。
看看這十幾年來的成果也讓自己相當滿意，目前粗估已記錄了1200條左右，當然難免會有些灌水、重複，但實質也該有1000條以上，自己都不太相信這個數字，但五十幾頁的WORD文件卻又是實際的在我電腦裡。

這份資料是我十幾年EMC生涯所留下的唯一證明，敝帚不自珍，有想到就貼個兩、三條上來，希望能對各位有些幫助，錯誤之處請各位指教，不足之處請各位補充，互相砥礪，讓EMC這條路走起來不要總覺得這麼孤單。

就先從EMC的最基本，PCB設計的PLACEMENT開始談起

1. 儘量只用一塊PCB，否則儘量考慮使用connector取代連接線，並將PCB以垂直重疊代替水平放置
2. PCB間的連結線儘量絞線、縮短或加core，並注意地線的數量與排列
3. 所有主動元件為第一優先排列於PCB同一面中間，功能相互作用元件儘量擺放在PCB同一面且位置越近越好，縮短佈線長度以減少阻抗與回路面積

作者: walterP 时间: 2013-9-9 12:13
顶起，多谢楼主无私奉献，希望国内EMC行业越来越好。

作者: jizhao1988 时间: 2013-9-9 13:58
没有了？

作者: webber_RAE 时间: 2013-9-9 14:48
请问楼主第一条为什么用connector 代替线，这样做的好处是什么

作者: yuanfang 时间: 2013-9-9 22:53
关注，学习一下

作者: 桃花岛主 时间: 2013-9-9 23:21
感谢MIC无私分享，那我就一条条解读，也是和MIC交流讨论学习，不足之处请MIC和大家斧正，我也学习：

1. 儘量只用一塊PCB，否則儘量考慮使用connector取代連接線，並將PCB以垂直重疊代替水平放置；
——这就是所谓的共板设计，主要是为减少互联排线影响，但是，防雷板、功放板一般还是独立的好些；如果多快板，用连接器连接针短，比排线影响要小，垂直代替平放是为了减少相互间耦合；
2. PCB間的連結線儘量絞線、縮短或加core，並注意地線的數量與排列；
——基本上是我第一天解释的意思，双绞、减短、加磁环都是为减少排线影响，地线排列就是要将地线和信号线均匀排列，最后每根信号线边有个地线；
3. 所有主動元件為第一優先排列於PCB同一面中間，功能相互作用元件儘量擺放在PCB同一面且位置越近越好，縮短佈線長度以減少阻抗與回路面積；
——指按模块电路布局、辅助电路围绕核心电路布局，可以缩短布线长度和减小环路面积。

作者: yunqi 时间: 2013-9-10 08:02
感谢，楼主实在太让人感动了，今后努力学习好MIC的共享。

作者: webber_RAE 时间: 2013-9-10 09:07

桃花岛主发表于 2013-9-9 23:21
感谢MIC无私分享，那我就一条条解读，也是和MIC交流讨论学习，不足之处请MIC和大家斧正，我也学习：

1. ...

感谢楼主解读

作者: mic29 时间: 2013-9-10 09:25
只貼三條就被加精，讓我感覺有些壓力，我說的不一定全對，請各位思考後再吸收，免得被我誤導，EMC的一些"準則"也常常會因為現場與實物的一個不起眼之處就翻盤成FAIL的元兇（如前兩週小白發的移除濾波電容反而PASS那一帖），希望各位自己要小心，當然也別忘了論壇上眾家兄弟都很樂意幫忙出點主意。

基本上我每天會貼三條上來，不一次貼完的目的是希望大家每天能花一點點的時間思考，化為自己的知識，否則這份資料用處不大，也希望這些帖子由大家一起努力成就。

每一帖結束後，我會將大家的意見整理一遍成完整版再發表於最後。

這一帖是PCB的PLACEMENT，目前整理出13條，本星期結束，下星期會另外發一帖，題目是PCB的PARTITION，約有30條，約兩星期結束。

作者: mic29 时间: 2013-9-10 09:50
感謝島主的補充說明,我也再補充一下（由於本帖是CHECK LIST，所以有些比較詳細的資訊需要有人問了，我才會說）

1. 儘量只用一塊PCB，否則儘量考慮使用connector取代連接線，並將PCB以垂直重疊代替水平放置；
——这就是所谓的共板设计，主要是为减少互联排线影响，但是，防雷板、功放板一般还是独立的好些；如果多快板，用连接器连接针短，比排线影响要小，垂直代替平放是为了减少相互间耦合；
——以連接器取代連接線是基於以下考量
a. 連接器成本低於連接線
b. 產品生產速度較快
c. 線路短，有利EMI、EMS
——以垂直代替平放，也可考慮為L形結合，我是基於以下考量
a. 多層板時可以內層之GND層作為屏蔽（因此本條可能就不適用於單層板或雙層板，可能會變糟，但也不好說，與每一個EUT的元件佈局有絕對關係，很講運氣）

2. PCB間的連結線儘量絞線、縮短或加core，並注意地線的數量與排列；
——基本上是我第一天解释的意思，双绞、减短、加磁环都是为减少排线影响，地线排列就是要将地线和信号线均匀排列，最后每根信号线边有个地线；

3. 所有主動元件為第一優先排列於PCB同一面中間，功能相互作用元件儘量擺放在PCB同一面且位置越近越好，縮短佈線長度以減少阻抗與回路面積；
——指按模块电路布局、辅助电路围绕核心电路布局，可以缩短布线长度和减小环路面积。

作者: mic29 时间: 2013-9-10 09:56
4. 多層板PCB各層堆疊順序是否正確

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離

作者: 桃花岛主 时间: 2013-9-10 22:49

4. 多層板PCB各層堆疊順序是否正確
——这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键信号层与地层相邻，不计成本的话就一层信号一层地；

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔；
——主要是强干扰电路远离敏感电路，另外也要远离如I/O接口及其电路、机壳开口、板边等，主要考虑ji降低从I/o线缆、机壳缝隙泄露，另外，远离板边就是远离这些风险点。

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

作者: sunluster 时间: 2013-9-10 23:05
持续关注，系统学习

作者: mic29 时间: 2013-9-11 10:27
7. VCC與GND層間距控制在2-4mil內，越小越好。可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

9. 各區線路避免佈局成長條形

作者: mac_du 时间: 2013-9-11 14:42

桃花岛主发表于 2013-9-10 22:49
4. 多層板PCB各層堆疊順序是否正確
——这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键 ...

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

   岛主这句话讲的好呀，一句话，让人思路开阔，茅塞顿开！
   但是还有个疑问，例如两个信号层参考中间的地层，假设这两个信号对地层的趋肤深度之和大于地层的宽度，是否会仍然有干扰呢？
还是地层宽度足够，我的考虑是多余的？期待岛主金言！

作者: kenji 时间: 2013-9-11 17:02
感谢mic29的记录，希望自己可以每天都跟进学习不懂的地方还希望mic多多指教

作者: 桃花岛主 时间: 2013-9-11 23:34

7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

——VCC和GND减小距离，意味着减小引线电感，可以提高滤波频率；
两层以上的平面电容没明白，整个这句话什么意思，请MIC指导一下，谢谢！

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

——高低速布局分开减少强干扰对敏感电路影响，如果布线跨越这样的区域，布线三面或四面放Guard应该是布线同层两边加护卫地线，上下相邻层有平面层吧！

9. 各區線路避免佈局成長條形

——这个也请MIC指导下，谢谢！

作者: mic29 时间: 2013-9-12 08:54

kenji 发表于 2013-9-11 17:02
感谢mic29的记录，希望自己可以每天都跟进学习不懂的地方还希望mic多多指教

大家互相學習，我也等著各位改正我的錯誤，我才需要各位多指教

作者: mic29 时间: 2013-9-12 09:04
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

VCC和GND减小距离，减小引线电感的功能在於其次，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大
當一對的VCC與GND產生的板間電容容量還不夠時，可增加VCC與GND的數量，舉例如GND-VCC-GND-VCC，多加兩層LAYER真的沒增加多少成本

9. 各區線路避免佈局成長條形

假設線路佈局成長條形，不僅本身的回流路徑長，也容易成為接收發射的天線。

作者: mic29 时间: 2013-9-12 09:09
10. 將元件間非必要之串聯電路改為並聯，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

12. 所有I/O儘量集中在一起，並置於板邊的中央位置
前面說過這是十幾年來的紀錄，而我已經忘了為何要集中在板邊的中央，不能在角落，請各位指教

作者: kenji 时间: 2013-9-12 09:20
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
----是指不同层之间的间距是2-4miles?
12. 所有I/O儘量集中在一起，並置於板邊的中央位置
---这个貌似比较不合理

作者: mic29 时间: 2013-9-12 09:57

kenji 发表于 2013-9-12 09:20
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以 ...

是的，VCC與GND間的距離越小越好

現在想想，將I/O儘量集中在板邊的中央位置，的確不合理
1. I/O集中在一起，本就是EMC大忌，至少輸入與輸出要分區
2. 將分散的輸入或輸出集中應是為了減少I/O分割區的設置，但若反而造成線路過長或耦合，似乎得不償失
3. 為何在板邊中央會優於角落？除了接地螺絲的考量外，想不出來其他原因，但自己都覺得說服力很弱

作者: mac_du 时间: 2013-9-12 10:41

mic29 发表于 2013-9-12 09:04
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以 ...

VCC和GND减小距离，减小引线电感的功能在於其次，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大

　　提一个问题，拓宽一下思路，答对了也没奖励。

　　电容的容量于两极板之间距离成反比不错,根据 C＝0.225Er *S/ d (对于FR4环氧树脂电路板使用4.5),这个电容很大，是Ｆ／ＵＦ级别的。根据电容的谐振曲线，这种级别的电容，在５００ＭＨＺ以上肯定超过其谐振点，变成感性元件，阻抗很大了，怎么可以再对５００ＭＨＺ的杂讯提供去藕需求呢？

作者: mic29 时间: 2013-9-13 10:02
的確，一般的EMC觀念是電容越大，對低頻越有效，所以我提一下自己覺得還靠譜的想法

1. 我想mac指的諧振曲線是指一般discrete的電容元件諧振曲線（應該不是PCB平板電容的諧振曲線），即使是SMD電容都有足以降低諧振頻率的雜散電感，但PCB平板電容的L我相信遠小於discrete的電容元件，所以諧振頻率更高
2. 對於諧振頻率常見的觀念是一旦信號頻率超過諧振頻率，則該濾波電路是無效或不良的，但我相信這不是一個正確的觀念
信號頻率超過諧振頻率時，只是濾波效果較差，其實等同於低於諧振頻率的某信號頻率，並不是完全不能用
還是看圖說明比較快
f1與f2分別高於與低於諧振頻率f，但在同一濾波器下，其衰減的幅度是一樣的

作者: mic29 时间: 2013-9-13 10:08

mac_du 发表于 2013-9-11 14:42
6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是 ...

這個問題有陷阱，但島主應該是有看到的

作者: 桃花岛主 时间: 2013-9-15 23:35
7. VCC與GND層間距控制在2-4mil內，越小越好。可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

——VCC和GND板间电容由于没有引线电感，接近于理想电容，随频率升高阻抗降低，对高频有很好的滤波效果，电源平面和地平面越近，对电源平面噪声去耦效果也越好，2~4mil请MIC再确认下，工艺上做不到这么小吧？大功率和电源输入端使用去耦电容，可以降低电源平面阻抗，根据V=Ldi/dt，则可以减小电源平面噪声。

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

——这个好像在前一次分析过。。。在此省略。

9. 各區線路避免佈局成長條形

——这个猜一下可能说的是围绕核心器件布局，这个还去MIC解释下。

作者: 桃花岛主 时间: 2013-9-15 23:44
10. 將元件間非必要之串聯電路改為並聯，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

——“將元件間非必要之串聯電路改為並聯，”这句话是不是说的菊花链布线和星形布线？

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

——其实说的就是经过I/O口的信号为低频，因为外接的线缆是电磁干扰的重要的一个途径，注意，I/O口是整机输入输出接口，不是板间互联的接口。

12. 所有I/O儘量集中在一起，並置於板邊的中央位置

——也就是说，单板所有的接口尽量集中在单板同一侧，这样是单极子天线，否则在不同地方容易形成双极子天线（比如单板相对两边），在同一侧置于板边的中央位置，这样可以避免I/O口靠近板边，因为靠近板边I/o布线在板边，这样既容易产生干扰也容易受影响，因为板边一般也是机壳缝隙的位置，即接近机壳缝隙，当然，也不全是这样。

作者: 桃花岛主 时间: 2013-9-15 23:53

mac_du 发表于 2013-9-11 14:42
6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是 ...

MIC的看法：

首先，問題中的地線寬度因該改為地線厚度，也就是銅箔的厚度，寬度不是這裡的重點，這就是我所說的陷阱。
再來，即使銅箔厚度小於兩個信號的趨膚深度之和，但只要兩個信號的佈線不是完全重疊，比如說一個在PCB上邊，另一個在下邊，也就不會互相影響。
假設兩條線真的就是不可思議地完全重疊，下一版錯開就好了。
若是繼續不可思議地不能動LAYOUT，這時就回歸趨膚效應的本質，大部分的回返電流都是緊靠著銅箔表層流動，只有很少部分是在銅箔內層流動。從橫切面來看電流密度會呈半圓形，而不是長方形。這是說即使銅箔厚度小於兩個信號的趨膚深度之和，互相重疊的部分只是電流的很小一部份而已。
這時還必須考慮兩股信號回返電流的流向問題，如果方向相反，則電位差是相減的，產生不了多少共模電壓。

作者: indeed_zc 时间: 2013-9-16 10:25

mic29 发表于 2013-9-10 09:25
只貼三條就被加精，讓我感覺有些壓力，我說的不一定全對，請各位思考後再吸收，免得被我誤導，EMC的一些"準 ...

你就是EMC界的白求恩。

作者: mic29 时间: 2013-9-16 10:49
本帖整理出12條如下：

1. 儘量只用一塊PCB，否則儘量考慮使用連接器取代連接線，並將兩片PCB以”二”字形或”L”形疊放，取代”一一”形放置；
--这就是所谓的共板设计，主要是为减少互联排线影响，但是，防雷板、功放板一般还是独立的好些，不然就是加嚴執行3W，例如10W
--以連接器取代連接線是基於以下考量
a. 連接器成本低於連接線
b. 產品生產速度較快
c. 線路短，有利EMI、EMS
--”二”字形或”L”形疊放時可以用內層之GND層作為屏蔽（因此本條可能就不適用於單層板或雙層板，可能會變糟，但也不好說，與每一個EUT的元件佈局有絕對關係）

2. PCB間的連結線儘量絞線、縮短或加磁环，並注意地線的數量與排列；
--双绞、减短、加磁环都是为减少排线影响，地线排列就是每根信号线边有个地线；

3. 所有主動元件為第一優先排列於PCB同一面中間，功能相互作用元件儘量擺放在PCB同一面且位置越近越好，縮短佈線長度以減少阻抗與回路面積；
--指按模块电路布局、辅助电路围绕核心电路布局，可以缩短布线长度和减小环路面积。

4. 多層板PCB各層堆疊順序是否正確
--这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键信号层与地层相邻，不计成本的话就一层信号一层地；

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔；
--主要是强干扰电路远离敏感电路，另外也要远离如I/O接口及其电路、机壳开口、板边等，主要考虑降低从I/O线缆、机壳缝隙泄露，另外，远离板边就是远离这些风险点。

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
--主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗
--要求VCC和GND减小距离，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大
當一對的VCC與GND產生的板間電容容量還不夠時，可增加VCC與GND層的數量，舉例如GND-VCC-GND-VCC

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則
--高低速布局分开减少强干扰对敏感电路影响，如果布线跨越这样的区域，布线三面或四面放Guard是指布线同层两边加护卫地线，上下相邻层有平面层！

9. 各區線路避免佈局成長條形
--線路佈局成長條形，不僅本身的回流路徑長，也容易成為接收發射的天線。

10. 將元件間非必要之串聯電路改為並聯，也就是菊花链布线或星形布线，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

12. 將所有I/O集中在一起的優點是，可減少I/O分割區的設置，避免形成雙極天線；缺點是，增加線路長度以及可能造成輸入和輸出電路的濾波器被BYPASS而濾波效能下降，所以至少要將輸入與輸出分區後再集中

作者: mac_du 时间: 2013-9-16 11:14

桃花岛主发表于 2013-9-15 23:53
MIC的看法：

首先，問題中的地線寬度因該改為地線厚度，也就是銅箔的厚度，寬度不是這裡的重點，這就 ...

岛主的讲解精辟,不愧是学微波的出身!赞一个~~~

作者: mic29 时间: 2013-9-16 17:17
重新整理一次

1. 除防雷、功放、濾波等電路可考慮独立PCB外，其他電路儘量只用一塊PCB，不然就是對前述電路加嚴執行3W，例如10W。

2. 若需使用兩塊PCB，儘量考慮使用連接器取代連接線，並將兩片PCB以”二”字形或”L”形疊放，取代”一一”形放置，可降低連接线影响，並利用內層之GND層作為屏蔽，因此本條可能就不適用於單層板或雙層板，基本上單層板與雙層板的設計比較不要求用一塊PCB，因為無GND層。

3. PCB間的連結線儘量絞線、縮短或加磁环，並注意地線的數量與排列；

4. 多層板PCB各層堆疊順序是否正確
四層板建議堆疊 S1（主動元件、高di/dt、dv/dt雜訊源）- GND - VCC - S2（敏感線路）
六層板堆疊建議1 S1（主動元件、高di/dt、dv/dt雜訊源）- GND1 - S2（輔助S1，避免S3）- VCC - GND2 - S3（敏感線路）
六層板堆疊建議2 S1（主動元件、高di/dt、dv/dt雜訊源）- GND - S2（輔助S1，避免S4）- S3（輔助S4，避免S1，並與S2佈線成垂直）- VCC - S4（敏感線路）

5. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容以加強高頻濾波
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

6. 所有主動元件、高di/dt、dv/dt雜訊源與其附屬電路元件為第一優先排列於PCB同一面中間且位置越近越好，可縮短佈線長度以減少阻抗與回路面積，下一層以GND優於VCC，可得到更低之迴路阻抗；

7. 敏感線路及元件儘量與上一條所述之電路元件於多層板上應分置於不同面，利用內層的VCC、GND作為屏蔽以避免耦合，在單層板與雙層板上則注意距離

8. 高di/dt、dv/dt之二極體、電感、變壓器、MOS、IC及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier、I/O等電路，以及板邊、連接線、金屬機殼開孔；

9. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

10. 各區線路避免佈局成長條形以降低回返路徑長度，並避免成為接收發射的天線

11. 將元件間非必要之串聯電路改為並聯，也就是菊花链布线或星形布线，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

12. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

13. 將所有I/O集中在一起的優點是，可減少I/O分割區的設置以及避免形成雙極天線；缺點是，增加線路長度以及可能造成輸入和輸出電路的濾波器被bypass而濾波效能下降，所以至少要將輸入與輸出分區後再集中

作者: 阿飞小白 时间: 2013-9-16 22:31
MIC前辈十年积淀之精华，如此慷慨拿出，我们又有什么理由不去努力学习呢？加油！向EMC的前辈致敬！

作者: 桃花岛主 时间: 2013-9-16 23:41

mac_du 发表于 2013-9-12 10:41
VCC和GND减小距离，减小引线电感的功能在於其次，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離 ...

板间电容接近于理想电容，没有引线电感，所以，阻抗是频率升高是降低的，不存在谐振点。

作者: 桃花岛主 时间: 2013-9-16 23:46

mic29 发表于 2013-9-13 10:02
的確，一般的EMC觀念是電容越大，對低頻越有效，所以我提一下自己覺得還靠譜的想法

1. 我想mac指的諧振 ...

MIC前面说的板间电容引线电感很小，这里是对的；
谐振作用这里说的欠妥，在谐振点以前，电容呈容性，在谐振点之后，呈感性，所以，对电容滤波来说，谐振频率之后的滤波就无效了。

作者: mic29 时间: 2013-9-17 09:10

桃花岛主发表于 2013-9-16 23:41
板间电容接近于理想电容，没有引线电感，所以，阻抗是频率升高是降低的，不存在谐振点。

我的想法是VCC與GND層都是銅質，假設電流從PCB某一角落進入VCC後，一定會有部分電流流到輸入端的對角，然後再位移到GND再流回到輸入端
這樣的路徑要說完全不存在雜散電感，可能只有超導體做得到，所以我想雜散電感應該是存在的，只是很小而已

作者: mic29 时间: 2013-9-17 09:35

桃花岛主发表于 2013-9-16 23:46
MIC前面说的板间电容引线电感很小，这里是对的；
谐振作用这里说的欠妥，在谐振点以前，电容呈容性 ...

還是以同一張圖片加上一些不太恰當的數字作說明

某濾波電路諧振點是1MHZ, 其500KHZ與1.5MHZ的衰減值都是-20dB
500KHZ低於諧振點1MHZ, 當500KHZ的信號以100dB的強度經過此濾波電路後，剩下80dB
1.5MHZ高於諧振點1MHZ, 當1.5MHZ的信號以100dB的強度經過此濾波電路後，同樣剩下80dB

所以濾波電路的諧振頻率若低於目標信號的頻率，是否就失去了濾波作用？
我個人是覺得不至於

作者: 阿飞小白 时间: 2013-9-17 22:41
我认为，咱们在这里做一个layout的检查，知道了guide之后，最重要的是去分析，那些元件，那些线是我们EMC做关注的，就消费类电子来说，板子越做越小，给我们的余地越来越小，所以，抓住其中的重点元器件，找出对应规则，再去做EMC的设计。譬如我来说，在做Layout 检查最难的就是在众多的元件和布线中甄别最需要做EMC 设计的那些，而且改动往往会受很多因素的影响，经常会有HW和Layout部门质疑，改动的原因，改动之后一定能保证EMC test pass，实在难为。

作者: 阿飞小白 时间: 2013-9-17 22:44

mic29 发表于 2013-9-17 09:35
還是以同一張圖片加上一些不太恰當的數字作說明

某濾波電路諧振點是1MHZ, 其500KHZ與1.5MHZ的衰減值 ...

我也认为不会完全失去作用，这是否也应该是有一个范围呢？如果目标频率太大，那么应该就无用了。

作者: 阿飞小白 时间: 2013-9-17 22:47
12. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

如果遇到高低频IO电路在一边，我们应该着重处理那个方面？是否应该是IO power的处理？

作者: 桃花岛主 时间: 2013-9-17 22:55

mic29 发表于 2013-9-17 09:35
還是以同一張圖片加上一些不太恰當的數字作說明

某濾波電路諧振點是1MHZ, 其500KHZ與1.5MHZ的衰減值 ...

此时不是对地并联电容，而是对地并联了一个电感，电感是一个高阻的东西，对我们要滤除的电磁干扰来说，是个高阻抗的路径，怎么能让干扰回到地了。

作者: mic29 时间: 2013-9-18 09:27
之前提過幾次，我讀的書不多，只是個專科生，我的知識大多來自於自學，難免會有所偏頗，尚待各位博士、碩士、學士指教

電容過了諧振點後即等效為一顆電感，這句話未盡之意為，電容在過了諧振點後就立刻完全失去電容的特性
而我想這樣的說法是過於草率的
如果這樣的說法是對的，那麼阻抗特性圖應該要呈現下圖的樣子了

回想一下電容的高頻等效電路，是R、L、C三者的串聯，C 永遠都在，無關頻率

作者: mic29 时间: 2013-9-18 10:21

阿飞小白发表于 2013-9-17 22:44
我也认为不会完全失去作用，这是否也应该是有一个范围呢？如果目标频率太大，那么应该就无用了。

是的，當頻率-阻抗圖的曲線在衰減值高於0dB以後的頻率都是沒有濾波作用的

作者: mic29 时间: 2013-9-18 13:48
增加第14條（我認為應該是要插入到之前的13條中的第4條的位置）（順帶提一下，這14條是有順序關係的）

4. 避免在PCB上因機構限制出現大洞，對單層板與多層板都不利

作者: webber_RAE 时间: 2013-9-21 20:50

阿飞小白发表于 2013-9-16 22:31
MIC前辈十年积淀之精华，如此慷慨拿出，我们又有什么理由不去努力学习呢？加油！向EMC的前辈致敬！

必须的

作者: 桃花岛主 时间: 2013-9-22 23:24
4. 避免在PCB上因機構限制出現大洞，對單層板與多層板都不利；

——结构开孔要开小孔，多开孔，尽量开圆孔，打孔有效长度较大，对于需要关注的高频电磁干扰，波长与其可比拟，大多情况下，则EMI和EMS都要差。

作者: 阿飞小白 时间: 2013-9-23 17:20

桃花岛主发表于 2013-9-22 23:24
4. 避免在PCB上因機構限制出現大洞，對單層板與多層板都不利；

——结构开孔要开小孔，多开孔，尽量开圆 ...

和机构相连孔要在周围露铜，螺丝要接触良好与外壳。

作者: dyong21 时间: 2013-10-8 21:15
这样的好帖都要持续关注.期待楼主分享更多的知识.

加上岛主的注释,绝对知识界的武学宝典.

作者: dyong21 时间: 2013-10-11 21:00
楼主,一直在关注你的高见呢.更新更新贝

作者: 桃花岛主 时间: 2013-10-11 22:42
支持MIC，期待分享！

作者: shencong 时间: 2013-10-12 08:44
同期待楼主继续共享武学宝典。

作者: szlt298 时间: 2013-11-16 01:01
持续关注中。。。。。

作者: xinlike 时间: 2014-1-13 13:36
多谢楼主的共享，学到了很多！！！！！

作者: guodping 时间: 2016-8-25 14:58
期待，持续关注

欢迎光临电磁兼容工程师网 (http://bbs.emcmark.com/)