桃花岛主 发表于 2013-1-7 23:15:59

首先感谢楼主分享经验,谢谢;
初学阶段,先从规则学起,就算照猫画虎吧(代价是成本上升,设计太辛苦,往往会形成过设计,但并不一定能解决EMC问题),但你一定要深刻发掘每一条规则为什么要这样做,后期熟悉了,要灵活运用,达到这种效果就非常好了;支持楼主。

stone0371 发表于 2013-1-8 09:06:46

回复stone0371


   请教一下,关于电子零件的安全距离,stone兄是怎么看的?
阿飞小白 发表于 2013-1-7 20:36 http://bbs.emcbest.com/images/common/back.gif


    安全距离,从设计的角度来看,当然是越远越好,但是这样和成本是矛盾的。因此,我认为安全距离的设计原则,第一应该遵循安全标准,在大部分标准里面都会涉及到这个内容。第二,应该遵循性能设计要求,因为有些客户的产品有些比较高的要求,会比安全标准严格。

从安全标准的角度来看,安全距离分为两种,第一是电气间隙,第二是爬电距离。这两个距离的要求,是根据产品的使用环境,环境污染等级,甚至是材料的等级等因素来综合定义的。里面比较详细,你可以参考下。对于实际的电气间隙和爬电距离有时候其实计算起来蛮有意思的。

不知道这样说,是不是能解答你的疑问。

蓦然回首 发表于 2013-1-8 16:23:30

支持楼主,很实用的经验。

阿飞小白 发表于 2013-1-8 19:21:19

回复 11# 桃花岛主


   谢谢岛主。我会努力的。其实这些也是小弟先模仿再思考的结果。可能有不少片面、需要讨论的地方。希望岛主能给予指正。不胜感激。

阿飞小白 发表于 2013-1-8 20:03:10

回复 12# stone0371


   说的是。只考虑EMC设计的话,就产品内部结构结构,电气间隙应该是着重考虑的,当然还得考虑耐压绝缘之类的问题,不知这样想是否正确?

桃花岛主 发表于 2013-1-8 22:54:27

1.将低速元件集中在板子的一个区域,高速装置集中在另一个区域
2.关于晶振:晶振尽量在IC旁边,晶振下方禁止布线,特别是对外接口直接相连接的接口信号线
               保持晶振下方的GND完整性(此为晶振设计第一要素)
               晶振避免放在PCB边缘且晶振禁止安装在插座上
               晶振30mil内禁止布线,50mil最佳

上面第一条,可以避免空间耦合和共阻抗耦合,但是需要注意高速不要靠近I/O口,另外,如果机壳是金属的,高速部分注意也要考虑结构,比如不靠近结构缝隙等等;
第二条:时钟在EMC中很重要,这个总结的很不错,第一点是避免将干扰耦合到其他信号线,特别是I/O线;第二点GND平面完整,保证时钟信号跨分割等;第三点时钟避免放置板边缘,一个避免靠近结构缝隙,另一个避免时钟布线参考受影响;第四点说的就是串扰。

stone0371 发表于 2013-1-9 10:23:08

回复stone0371


   说的是。只考虑EMC设计的话,就产品内部结构结构,电气间隙应该是着重考虑的,当 ...
阿飞小白 发表于 2013-1-8 20:03 http://bbs.emcbest.com/images/common/back.gif


    电气间隙和爬电距离本质考核的就是耐压和绝缘,根据产品使用的环境和材料的分类,才设定的这些限值和标准。

以上是我的理解。

如果从安全的角度考虑,还是要考虑接地电阻和泄露电流,电气强度等等,这些就变成安全的内容了。不完全属于EMC了。

针对一个产品,不仅EMC要考核,安全的内容也要考核,甚至以后还会加大对EMF的考核。

阿飞小白 发表于 2013-1-9 19:11:25

回复 17# stone0371


   如此说来,具体的距离值参考价值就不是特别大了,因为每种产品的材质板子都是不同的,咱们只能做到尽量远离这一点。

wgx10020 发表于 2013-1-9 19:59:39

xiexie

阿飞小白 发表于 2013-1-10 22:37:30



增加一个对于塑料外壳增加裙边距离的说明,左图为良好的设计,增加了爬电距离,目前应用非常广泛的一种设计思路。
页: 1 [2] 3
查看完整版本: 第一波:EMC Design guideline之placement