這個I/O區的設計合不合理？
找到一張庫存十年以上的照片，對於其設計有個疑問要請教各位大蝦
1. 其經過DLF後的信號線似乎有在PCB上做絞線，這樣確定有好處嗎？
2. 其I/O連接器下在系統地，這樣是否不利於EMS ？
这个是绞线么？我觉得应该是类似这样的设计吧？
2. 其I/O連接器下在系統地，這樣是否不利於EMS ？
我认为不能完全否定这种设计，在系统地足够好的情况下，也是可行的，当然，端口的割地设计也并非一无是处，视情况和个人理念而定吧。
另，请教前辈DLF芯片是做什么用的？
阿飞小白 发表于 2013-9-26 21:48
这个是绞线么？我觉得应该是类似这样的设计吧？
他的图就是这样的，只不过间接有点小，看不太清楚；应该是差分对，接口处两根线间接调小了。 化二为一 发表于 2013-9-26 17:19
从我目前的体会看，这个地与电源平面，还是不要去掉的好！这种EMS是有好处的
他是认为经过数据线滤波器后已经是干净的信号了，所以，把DLF到I/O这块线下面的地和电源平面都去掉了，因为这块是差分对，去掉的话对信号回流影响也不大。 阿飞小白 发表于 2013-9-26 21:57
2. 其I/O連接器下在系統地，這樣是否不利於EMS ？
我认为不能完全否定这种设计，在系统地足够好的情况下 ...
另外，电磁干扰都是共模的东西，它把接口分割的地连接机壳，然后到参考接地平板，这是对的啊，就是让共模又回到源头，因为注入的EMS就是对参考接地平板的共模。
DLF是数据线滤波器。
另外，电磁干扰都是共模的东西，它把接口分割的地连接机壳，然后到参考接地平板，这是对的啊，就是让共模 ...
感谢岛主说明。另，有一个疑问，在设计IO割地的时候，看到整体每层都分割的，也看到只有Top与Bottom割地的，第一种可以理解，但是第二种不是特别理解为何是这样的设计。不知岛主有何见解？
IO设计是EMC设计的重点和难点，连接器是造成EMC问题的重要因素！ 阿飞小白 发表于 2013-9-26 23:19
感谢岛主说明。另，有一个疑问，在设计IO割地的时候，看到整体每层都分割的，也看到只有Top与Bottom割地 ...
要分每一层都分，否则没分割的延伸到分割的下面，由于层间耦合，分割的也就没啥意义了 。 以這張圖說一下我自己到目前對I/O分割的認知，請各位指點
以EMI來說，雜訊電流方向為單板到纜線，而I/O分割的設置目的就是要避免雜訊電流出現在纜線上，而出現EMI FAIL
所以在信號線經過data line filter (DLF)後將下方各層PCB淨空的目的是為了避免再有任何雜訊耦合到DLF後端的無雜訊信號線上，而由纜線發射產生EMI
由EMI的角度來看，該圖是合理的設計
以EMS來說，雜訊電流方向為纜線到單板，而I/O分割的設置目的就是要避免外部雜訊電流出現在單板上，而出現EMS FAIL
所以若將連接器下到系統地，則表示將纜線屏蔽層耦合到的外部雜訊直接送到單板，將產生地電位共模電壓，容易出現EMS FAIL，除非是使用無屏蔽纜線
但即使使用無屏蔽纜線，將連接器外殼下到I/O內也沒有什麼不良影響，所以為保險起見，還是連接器外殼應該下在I/O GND，適用屏蔽與無屏蔽纜線
因此由EMS的角度來看，該圖是不合理的設計
页:
[1]
2
