你将电阻改为磁珠排，已经将电路的阻抗改变了，当然辐射的路径也会改变啊
回复 5# lsp25071050
排阻去掉反而能过，莫非加了排阻后布线阻抗控制变差，确定下你驱动器输出阻抗，然后查一下布线阻抗，看看是不是加电阻阻抗匹配变差；
排线就是互联PCB设计的一个软肋，因为排线上地的阻抗高，信号回流流过则会产生电位差，这个就是共模干扰的来源，加磁环后可能抑制了排线高频共模的东西；
加磁排某些频段变差也可以理解，因为磁性材料随频率阻抗会产生变化，所以表现在某些频段阻抗可能高，某些频段阻抗可能低，因此，抑制效果不同，这就是在整改时为什么I/O线有的套个两个磁环，一个直接穿过滤高频，一个绕几匝滤低频；
对于排线的这种方案，一个是在排线两端滤波，一个可以用带屏蔽层的柔性FPC代替排线。
选用待用屏蔽层的排线，效果可能会好一些。
套两个磁环，一个直接穿过滤高频，一个绕几匝滤低频，以前这样干过，效果不错。
图为磁珠的等效电路图，在低频时整体阻抗无限接近R1（很小），磁芯的磁导率较高，因此电感量较大。整个磁珠是一个低损耗高Q特性的电感，这种电感容易造成谐振，也就是为什么在低频段时有可能出现使用磁珠后，干扰增加的现象。
当磁珠等效电容C和电感L产生谐振，即容抗与感抗相等，此时是磁珠阻抗最高点。而高频时，磁芯的磁导率降低，电感量减小，电阻R2耗能增加，最终体现为辐射干扰以热量形式消耗掉。
回复 14# lsp25071050
说的太好了！
岛主说得好，鼓掌
回复 14# lsp25071050
今天又学习了一点。
图为磁珠的等效电路图，在低频时整体阻抗无限接近R1（很小），磁芯的磁导率较高，因此电感量较大。整个磁珠 ...
lsp25071050 发表于 2012-2-10 22:54 http://bbs.emcbest.com/images/common/back.gif
这个讲得很好，原理性的东东
排线的VCC对地并104贴片电容或者是排线增加一到两根地线应该也会很好。
