lrbxiao8 发表于 2012-11-15 14:57:58

回复 6# 疯狂701六子

叠层你说的这个已经够了，台式机上四层板都走得出来。TOP-GND-VCC-BOTTOM。

lrbxiao8 发表于 2012-11-15 15:11:28

另外你线路上预留的snubber RC可以减少L-MOS的电压尖峰，能有效降低高频部分干扰；
还有你的电感附近如果有敏感的受扰体，可以考虑用高端一点的一体成型屏蔽电感，这样漏磁较小，对外部干扰小。
还有你的输出电容可以尝试加一颗10uf级别的MLCC，可以降低输出的纹波和噪声，当然这个对辐射影响不大，主要是对后级芯片有好处。

疯狂701六子 发表于 2012-11-15 20:37:45

回复 12# lrbxiao8
谢谢！如果下层是VCC层的话，也是同样的处理手段吗？？？

lrbxiao8 发表于 2012-11-16 10:03:33

回复 14# 疯狂701六子


    phase下层如果是VCC层一样可以单独划出来，但是要搞清回路哦

lrbxiao8 发表于 2012-11-16 10:06:23

回复 14# 疯狂701六子


    不知道你整个电源是否都是参考VCC，我建议参考GND。即使是在VCC层也要单独划出一块GND。
页: 1 [2]
查看完整版本: DC-DC电压转化 EMC往往辐射很高，求指点，谢谢