DC-DC电压转化 EMC往往辐射很高，求指点，谢谢

DC-DC电源转化过程中，发现power noise很高，想请教一下高手，有没有好的设计方法，重点在layout中，下图是网上搜的一个原理图，
跟平时碰到的类似，谢谢！

网上搜的原理图

你一说请教高手，估计把大家都吓住了，呵呵。

大功率的DCDC产生的干扰会很大，特别是针对电动汽车上的ＤＣＤＣ产品．它是电动汽车的一个很大的干扰源．

在接口处加共模电感，电容，也要加差模的。基本就这样。

回复 5# 化二为一


    这个是笔记本上的电压转化的电路图，功率不大，不是单独做的电源，原理图上器件基本就是这些，想问一下有没有改进或者layout怎么处理？比如说六层板 top-VCC-S1-S2-GND-bottom，谢谢

GND能否放TOP层下面，毕竟TOP是主要器件层。

回复 7# melissa


    H L mos 驱动近可能短，去耦电容尽量靠近H mos，输出电压phase够电流用即可，尽量避开信号走线，如换层则将穿层的via周围加大安全距离，也可在此输出phase上打GND via（power好像不同意），下方参考层最好为GND，snubber下地点铺成GND shape，多打几个via。一般我们这边的设计就是这样的，不知道是否合理，还有个疑问就是，输入滤波的地是否可以与snubber下地点共地，铺成shape 形状？谢谢

输入滤波的地是否可以与snubber下地点共地，铺成shape 形状？---可以

你这个DC-DC是buck。
干扰最大的地方是PAHSE端（电感前端），这个地方要重点关注，铜箔划分的不能太大（但是也不要太小，影响散热）。控制其它零件离电感和PHASE要尽量远。
其次H-MOS，L-MOS的驱动信号layout的时候也要注意，一般要25mil以上，离其它敏感线的距离要远。
而且H-MOS的驱动要跟Phase构成回路，L-MOS要跟GND成回路。环路面积要尽量小。

实践中有些人会把PHASE下面的第二层参考GND分开，防止大电流的波动把GND层弄脏。但是前提是你的回路要搞清楚，不然的话干扰会更大。