在PCB设计过程中，怎样的情况下包地(Guard trace)会更好?

在PCB设计过程中，怎样的情况下包地(Guard trace)会更好? 同时，在执行包地设计过程中，有需要注意什么呢？

包地其实就是个回流，有的人认为是个篱笆墙，因为线对包地的分布电容使得电磁场主要耦合到包地上了，减小了对其它信号线的耦合，其实是一个道理，不同说法而已。

包地对单层板、双层板、四层板还有点作用，六层以上基本没什么作用了，因为六层以上信号线与参考平面的距离基本和信号线与包地的距离差不多了，而且参考平面层的阻抗更低，因而回流主要在参考平面层，在包地上的微乎其微了，而且六层以上的板密度也比较大，因而包地就浪费空间，所以没必要做包地。

包地需要注意的是一定要多点打过孔与参考平面链接，否则否则会在包地上产生电位差，而这个电位差，就是共模干扰源，同时如果与数字芯片驱动电压之和超过数字芯片的门限电压，也会造成数字芯片误动作。

补充下，楼上的说的是一个方面，还有另外的一个方面是对内层的告诉走线起到了屏蔽作用，是PCB上的地具有相等的电势，不会产生地不干净的问题，同时对静电起到了良好的保护和疏通的作用！个人观点，请看客指教。

包地就是为了信号回流和隔离，避免串扰。是否需要包地，要看实际PCB布线情况，要看走线是否参考完整地平面，走线距离参考平面的投影距离，这两点做得比较好的话，包地也没有多大意义了，控制好走线间距就可以，关键的走线比如高速时钟可以按照5W以上的间距控制。对于叠层很少，特别是上面板，没有完整地平面的情况，包地就十分重要了。要控制好包地线地孔的分布，纵横交错，环路最小话。长距离不打孔，反而会引入一个天线。

包地，有参考层的情况下和无参考层的情况下效果不是特别一样，且时钟走线上的频率不同带来的效果也是不同。Guard trace 宽度效果对阻抗影响在1ohm左右，而同样clk，guard trace 和clk的距离远近带来的阻抗变化会较大。