降低开关电源纹波的三个要素

开关电源要降低纹波主要要在以下三个方面下功夫：
     1、储能电感。储能电感在工作频率下的Q值越大越好，很多人只注意到电感量，其实Q值的影响要大得多，电感量只要满足要求允许在很大范围内波动。
     2、滤波电容。滤波电容的ESR和ESL是非常重要的参数，越低越好，仅追求容量是远远不够的，当然在满足足够低的ESR和ESL的前提下，容量大些较好。开关电源的滤波电容优选X7R或X5R电容与钽电解的组合，纹波稍放宽可用Y5V电容和瘦高外观的铝电解（低ESL型）配合。
     3、PCB设计。开关电源的PCB设计非常重要，在前两个条件都满足时如果纹波参数还是达不到手册中载明的数值，问题就可以肯定是出在PCB上，开关电源芯片的取样及滤波回路的设计非常讲究，PCB分布参数会导致调整误差或滤波效率变差，严重时甚至可能导致自激（一般在特定的负载强度下发生），故不得不查。原则是取样回路和滤波回路要尽量贴近开关电源IC，PCB走线不可太长、太细，类似的储能电感也有同样原则，只是影响稍小，布局、走线不利相当于降低了电感的Q值。
     最后要说的是，因开关电源IC的内电路设计不同纹波指标也是不同的，多数情况下，开关频率高的容易获得较低的纹波，但价格及对外围元件的要求相对更高，所以要根据需要合理选择，够用即可，否则要付出不必要的成本，器件手册的仔细阅读及理解是第一步。

通过储能电容即使ESR，ESL很低腰实现100毫伏纹波也是很困难的。应当有二级滤波器实现纹波电流进一步降低。假设储能电容能够在30%的电流波动下实现500mv的电压纹波，那么C1=30% Io /(500mV*dt);
但是考虑到储能电容的另一个作用，抗过压，C1*（Vp*Vp-Vo*Vo）= L1*Io*Io, 实际上其电容值要远大于由纹波电压决定的数值。换言之，在设计时储能电容对纹波电压的作用不是主要考虑方面。

次级滤波的效果主要由次级电感的阻抗和次级电容的ESR决定，Ar=20*log（2*PI*fsw*L2/ESR_c2）

电感的Q值越高，ESR就越小。

stevenkay 发表于 2015-6-1 18:22
通过储能电容即使ESR，ESL很低腰实现100毫伏纹波也是很困难的。应当有二级滤波器实现纹波电流进一步降低。 ...

赞！

stevenkay 发表于 2015-6-1 18:22
通过储能电容即使ESR，ESL很低腰实现100毫伏纹波也是很困难的。应当有二级滤波器实现纹波电流进一步降低。 ...

现在的DC/DC 转换器实现100mV的纹波太容易了 不需要二级滤波。