开启左侧

静电泄放路径加磁珠问题

    [复制链接]
wcn312318697 发表于 2012-2-17 11:50:21 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
在郑军奇《EMC电磁兼容设计与测试案例分析》第二版中

有个说明:磁珠通常推荐使用在电源或信号线上来增强去耦效果,在地之间使用时一定要小心(也许某些场合可用),特别是静电放电干扰电流或EFT/B干扰电流流过时。

对于这点,个人有以下看法。。希望各路高手可以多多指教啊

例如,一个USB主口,它的金属外壳有2个pin脚(通孔的)固定在PCB板上,连接这2个pin脚的网络通过一个600ohm的磁珠接到地去。

在这种情况下,对该USB主口进行放电测试,会产生如何的情况呢:

当放电电流功过该磁珠时,导致一个较大的共模电流产生,而由于这个阻抗,使磁珠前后2点的电位有一定压差,则,在这2点之间的网络就会产生一个共模电压干扰。。这是其一

第二,由于在这条通地的路径上存在600ohm的阻抗,那么,由于分布电容的存在,是否就会导致更多的高频信号会从分布电容耦合到系统内部去,从而导致一个更大的EMC问题。

在实际测试中发现,将该处的磁珠改成0ohm电阻后,USB主口的抗静电能力得到较大提高。

因此,最优化的改进方案可以这样:将该磁珠换成0ohm电阻或者直接用焊锡连接(可以在它2个pin脚上接地。这块地需要尽量大,并与板子的参考大地相连通)。另外,尽量不要在USB主口下方走较长的线。
不知道分析是否合理,想必还有不足与误解之处。。希望大家指出。

精彩评论24

 楼主| wcn312318697 发表于 2012-2-17 22:22:01 | 显示全部楼层
还想起一点,磁珠存在不同频率下呈现不同阻抗的特性,这里的600ohm应该是它的直流阻抗,那么当静电电流为高频状态时,比然会呈现一个很高的阻抗,从而导致更多的电流从分布电容耦合到系统内部去。
桃花岛主 发表于 2012-2-17 22:44:23 | 显示全部楼层
你这种USB加磁珠的方案是有问题的;
首先,静电是一种共模注入,就是说最终是要下到参考接地平板上,按照静电的试验方法,你需要往USB金属外壳上打,那么静电是怎么的路径呢?
对于金属外壳产品来说,打在机壳上的静电需要通过磁珠先到GND,然后由GND通过安装孔到金属机壳再通过地线到参考接地平板,如果你在USB外壳与GND之间加了磁珠,那么对静电流来说,就要经过一个高阻抗,此时会在上面产生一个共模电压,那么这个共模电压会在地上产生共模电流,此时如果你的USB口有GND到金属机壳的安装孔,此时共模干扰电流直接到金属机壳再到参考接地板,如果USB口没有安装孔,那么就会流过GND在通过安装孔到金属外壳,因为GND上总有一定的阻抗,那么共模电流就会产生一个共模电压,这个电压叠加到信号上,可能引起信号翻转,干扰也就形成了,这种设计,一定要把握好安装孔与金属外壳接地及金属外壳的接地点,才不会出问题;
对于塑料外壳的产品,加这个磁珠后,同样会产生一个共模电压,由于塑料外壳,GND悬空,因为可能在PCB另一端存在I/O,此电缆会与参考接地板有分布电容,或GND与参考接地板有分布电容这两种方式形成静电环路,此时因为GND有阻抗,共模电流会在GND上产生共模电压,然后干扰与前面说的就一样了;

USB外壳与GND通过0欧电阻或直连可能好点,此时不会在USB金属外壳与GND直接产生电位差,减少了一个共模干扰源头。

这种设计一个要关注安装孔与金属外壳连接位置,一个要关注金属外壳接地点,对于塑料外壳,要关注I/O接口位置,这三点把握好了,风险会非常小,而你连磁珠、0欧电阻、直连等方式倒不重要了。下图就是一种比较好的这两者的架构设计关系;通过安装孔和接地点位置引导共模电流流向,因此共模电流不会流向板内,干扰也就不存在了。

jingdian.png
 楼主| wcn312318697 发表于 2012-2-17 22:57:51 | 显示全部楼层
呵呵。。谢谢的详细解答哈

这是我公司的一个失败设计案例,我也是在看了岛主推荐的郑军齐的《EMC电磁兼容设计与测试案例分析》第二版之后,才懂得这个道理,然后自己尝试着去分析整改的。。

果然非常有帮助。。

再次谢谢岛主!
rarkii 发表于 2012-2-17 23:08:54 | 显示全部楼层
还想起一点,磁珠存在不同频率下呈现不同阻抗的特性,这里的600ohm应该是它的直流阻抗,那么当静电电流为高频状态时,比然会呈现一个很高的阻抗,从而导致更多的电流从分布电容耦合到系统内部去。
==============================
这种理解有误!
磁珠有阻抗都是频率特性阻抗,而且在一定电流情况下才会存在这种阻抗,如果超过电流值,那么阻抗曲线的特征就没有道理了。磁珠有直流阻抗,但是是非常小,不会超过1欧姆。
分布电容都是直连的,就无所谓分布电容,应该是两者电路回流环路的互感来决定耦合系数。
rarkii 发表于 2012-2-17 23:11:42 | 显示全部楼层
ESD始终考虑到回流环路的问题。没有一致的规律。
如果电路很强大,芯片不是太差,那么直连是最好的。
如果电路很弱,芯片太差,那么就不是去直连,而是设定了特定的回路,这里,电阻就是那个回路的主要衔接点。
打螺丝到机壳地,如果是铁壳的话,就是为了设定好特定的ESD回路,ESD能量流经PCB就会很少。
Luky 发表于 2012-2-17 23:17:53 | 显示全部楼层
回复 2# wcn312318697


    600欧姆是100MHz时的阻抗,不是直流阻抗
 楼主| wcn312318697 发表于 2012-2-17 23:18:04 | 显示全部楼层
还想起一点,磁珠存在不同频率下呈现不同阻抗的特性,这里的600ohm应该是它的直流阻抗,那么当静电电流为高 ...
rarkii 发表于 2012-2-17 23:08



    谢谢指正  看来还需要加强修炼


对于你所说的磁珠不超过一定电流是指它的最大额定电流吧。。。

而所谓的不同频率下呈现不同阻抗应该是磁珠的特性吧?为什么说是根据电流来决定??

另外,我是觉得,对于两个不同电位点,它们之间就一定会存在有分布电容(是这么叫吧,比如我的USB的金属固定pin脚与临近的一片地网络,或者其他信号线之间),从而导致一些高频的信号会通过这个分布电容耦合到其他信号线上去。

至于感性耦合那个说法我还不太理解。。能说详细些吗

谢谢
 楼主| wcn312318697 发表于 2012-2-17 23:19:38 | 显示全部楼层
回复 7# Luky


    哈哈。。原来是这样的啊。。

对,记起来了。。前次看到过资料上是这么写的。。

谢谢指正哈

那么当静电电流所产生的更高频的情况下,磁珠的阻抗应该会更高吧。。

静电的高频应该在300MHZ左右
Danyx 发表于 2012-2-18 00:23:03 | 显示全部楼层
对静电流来说,就要经过一个高阻抗,那么会在上面产生一个共模电压,那么这个共模电压会在地上产生共模电流-------------------对于岛主此句不是很理解;:
1、静电流流过高阻抗磁珠,怎么过?通过磁珠分布电容吗?
2、在上面产生一个共模电压,是在USB外壳上吗?
3、这个共模电压如何在地上产生共模电流?此共模电流是否就是静电流?因为据岛主描述,无非就是静电流从静电枪出来,然后经过磁珠,经过GND,经过安装孔,经过机壳地线参考平面板,回到静电枪,就这么一个电流环路
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

读懂电磁兼容前沿技术
电磁兼容工程师网和论坛专注于电磁兼容行业自媒体平台,平台集聚大批资深的电磁兼容技术专家,面向电磁兼容应用行业工程师人群,提供技术交流、答疑解惑、资料下载等,每年在全国巡回举办最专业技术研讨会。以助力行业创新发展为使命,经过14年的发展,已成为电磁兼容行业最具知名度的会员制社区。
加入我们

电磁兼容群:334175333

防雷技术群:50395925

安规技术群:559434720

联系我们

公司地址:陕西省西安市高新区毕原二路军民融合产业园一期B1栋1层101室

联系电话:王媛媛 17791287039

联系电话:桃花岛主 18991808692

电子邮箱:info@emcmark.com