EMC check list 之 PCB placement

7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
----是指不同层之间的间距是2-4miles?
12. 所有I/O儘量集中在一起，並置於板邊的中央位置
---这个貌似比较不合理

kenji 发表于 2013-9-12 09:20
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以 ...

是的，VCC與GND間的距離越小越好

現在想想，將I/O儘量集中在板邊的中央位置，的確不合理
1. I/O集中在一起，本就是EMC大忌，至少輸入與輸出要分區
2. 將分散的輸入或輸出集中應是為了減少I/O分割區的設置，但若反而造成線路過長或耦合，似乎得不償失
3. 為何在板邊中央會優於角落？除了接地螺絲的考量外，想不出來其他原因，但自己都覺得說服力很弱

mic29 发表于 2013-9-12 09:04
7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以 ...

VCC和GND减小距离，减小引线电感的功能在於其次，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大

　　提一个问题，拓宽一下思路，答对了也没奖励。
　　电容的容量于两极板之间距离成反比不错,根据 C＝0.225Er *S/ d (对于FR4环氧树脂电路板使用4.5),这个电容很大，是Ｆ／ＵＦ级别的。根据电容的谐振曲线，这种级别的电容，在５００ＭＨＺ以上肯定超过其谐振点，变成感性元件，阻抗很大了，怎么可以再对５００ＭＨＺ的杂讯提供去藕需求呢？

的確，一般的EMC觀念是電容越大，對低頻越有效，所以我提一下自己覺得還靠譜的想法

1. 我想mac指的諧振曲線是指一般discrete的電容元件諧振曲線（應該不是PCB平板電容的諧振曲線），即使是SMD電容都有足以降低諧振頻率的雜散電感，但PCB平板電容的L我相信遠小於discrete的電容元件，所以諧振頻率更高
2. 對於諧振頻率常見的觀念是一旦信號頻率超過諧振頻率，則該濾波電路是無效或不良的，但我相信這不是一個正確的觀念
信號頻率超過諧振頻率時，只是濾波效果較差，其實等同於低於諧振頻率的某信號頻率，並不是完全不能用
還是看圖說明比較快
f1與f2分別高於與低於諧振頻率f，但在同一濾波器下，其衰減的幅度是一樣的

mac_du 发表于 2013-9-11 14:42
6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是 ...

這個問題有陷阱，但島主應該是有看到的

7. VCC與GND層間距控制在2-4mil內，越小越好。可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

——VCC和GND板间电容由于没有引线电感，接近于理想电容，随频率升高阻抗降低，对高频有很好的滤波效果，电源平面和地平面越近，对电源平面噪声去耦效果也越好，2~4mil请MIC再确认下，工艺上做不到这么小吧？大功率和电源输入端使用去耦电容，可以降低电源平面阻抗，根据V=Ldi/dt，则可以减小电源平面噪声。

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

——这个好像在前一次分析过。。。在此省略。

9. 各區線路避免佈局成長條形

——这个猜一下可能说的是围绕核心器件布局，这个还去MIC解释下。

10. 將元件間非必要之串聯電路改為並聯，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

——“將元件間非必要之串聯電路改為並聯，”这句话是不是说的菊花链布线和星形布线？

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

——其实说的就是经过I/O口的信号为低频，因为外接的线缆是电磁干扰的重要的一个途径，注意，I/O口是整机输入输出接口，不是板间互联的接口。

12. 所有I/O儘量集中在一起，並置於板邊的中央位置

——也就是说，单板所有的接口尽量集中在单板同一侧，这样是单极子天线，否则在不同地方容易形成双极子天线（比如单板相对两边），在同一侧置于板边的中央位置，这样可以避免I/O口靠近板边，因为靠近板边I/o布线在板边，这样既容易产生干扰也容易受影响，因为板边一般也是机壳缝隙的位置，即接近机壳缝隙，当然，也不全是这样。

mac_du 发表于 2013-9-11 14:42
6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是 ...

MIC的看法：

首先，問題中的地線寬度因該改為地線厚度，也就是銅箔的厚度，寬度不是這裡的重點，這就是我所說的陷阱。
再來，即使銅箔厚度小於兩個信號的趨膚深度之和，但只要兩個信號的佈線不是完全重疊，比如說一個在PCB上邊，另一個在下邊，也就不會互相影響。
假設兩條線真的就是不可思議地完全重疊，下一版錯開就好了。
若是繼續不可思議地不能動LAYOUT，這時就回歸趨膚效應的本質，大部分的回返電流都是緊靠著銅箔表層流動，只有很少部分是在銅箔內層流動。從橫切面來看電流密度會呈半圓形，而不是長方形。這是說即使銅箔厚度小於兩個信號的趨膚深度之和，互相重疊的部分只是電流的很小一部份而已。
這時還必須考慮兩股信號回返電流的流向問題，如果方向相反，則電位差是相減的，產生不了多少共模電壓。

mic29 发表于 2013-9-10 09:25
只貼三條就被加精，讓我感覺有些壓力，我說的不一定全對，請各位思考後再吸收，免得被我誤導，EMC的一些"準 ...

你就是EMC界的白求恩。

本帖整理出12條如下：

1. 儘量只用一塊PCB，否則儘量考慮使用連接器取代連接線，並將兩片PCB以”二”字形或”L”形疊放，取代”一一”形放置；
--这就是所谓的共板设计，主要是为减少互联排线影响，但是，防雷板、功放板一般还是独立的好些，不然就是加嚴執行3W，例如10W
--以連接器取代連接線是基於以下考量
a. 連接器成本低於連接線
b. 產品生產速度較快
c. 線路短，有利EMI、EMS
--”二”字形或”L”形疊放時可以用內層之GND層作為屏蔽（因此本條可能就不適用於單層板或雙層板，可能會變糟，但也不好說，與每一個EUT的元件佈局有絕對關係）

2. PCB間的連結線儘量絞線、縮短或加磁环，並注意地線的數量與排列；
--双绞、减短、加磁环都是为减少排线影响，地线排列就是每根信号线边有个地线；

3. 所有主動元件為第一優先排列於PCB同一面中間，功能相互作用元件儘量擺放在PCB同一面且位置越近越好，縮短佈線長度以減少阻抗與回路面積；
--指按模块电路布局、辅助电路围绕核心电路布局，可以缩短布线长度和减小环路面积。

4. 多層板PCB各層堆疊順序是否正確
--这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键信号层与地层相邻，不计成本的话就一层信号一层地；

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔；
--主要是强干扰电路远离敏感电路，另外也要远离如I/O接口及其电路、机壳开口、板边等，主要考虑降低从I/O线缆、机壳缝隙泄露，另外，远离板边就是远离这些风险点。

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
--主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗
--要求VCC和GND减小距离，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大
當一對的VCC與GND產生的板間電容容量還不夠時，可增加VCC與GND層的數量，舉例如GND-VCC-GND-VCC

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則
--高低速布局分开减少强干扰对敏感电路影响，如果布线跨越这样的区域，布线三面或四面放Guard是指布线同层两边加护卫地线，上下相邻层有平面层！

9. 各區線路避免佈局成長條形
--線路佈局成長條形，不僅本身的回流路徑長，也容易成為接收發射的天線。

10. 將元件間非必要之串聯電路改為並聯，也就是菊花链布线或星形布线，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

12. 將所有I/O集中在一起的優點是，可減少I/O分割區的設置，避免形成雙極天線；缺點是，增加線路長度以及可能造成輸入和輸出電路的濾波器被BYPASS而濾波效能下降，所以至少要將輸入與輸出分區後再集中