开启左侧

EMC check list 之 PCB placement

[复制链接]
 楼主| mic29 发表于 2013-9-16 10:49:44 | 显示全部楼层
本帖整理出12條如下:

1. 儘量只用一塊PCB,否則儘量考慮使用連接器取代連接線,並將兩片PCB以”二”字形或”L”形疊放,取代”一一”形放置;
--这就是所谓的共板设计,主要是为减少互联排线影响,但是,防雷板、功放板一般还是独立的好些,不然就是加嚴執行3W,例如10W
--以連接器取代連接線是基於以下考量
a. 連接器成本低於連接線
b. 產品生產速度較快
c. 線路短,有利EMI、EMS
--”二”字形或”L”形疊放時可以用內層之GND層作為屏蔽(因此本條可能就不適用於單層板或雙層板,可能會變糟,但也不好說,與每一個EUT的元件佈局有絕對關係)

2. PCB間的連結線儘量絞線、縮短或加磁环,並注意地線的數量與排列;
--双绞、减短、加磁环都是为减少排线影响,地线排列就是每根信号线边有个地线;

3. 所有主動元件為第一優先排列於PCB同一面中間,功能相互作用元件儘量擺放在PCB同一面且位置越近越好,縮短佈線長度以減少阻抗與回路面積;
--指按模块电路布局、辅助电路围绕核心电路布局,可以缩短布线长度和减小环路面积。

4. 多層板PCB各層堆疊順序是否正確
--这个很难有标准答案,但成本小的方案推荐主电源与地层相邻,关键信号层与地层相邻,不计成本的话就一层信号一层地;

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔;
--主要是强干扰电路远离敏感电路,另外也要远离如I/O接口及其电路、机壳开口、板边等,主要考虑降低从I/O线缆、机壳缝隙泄露,另外,远离板边就是远离这些风险点。

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
--主要也是强干扰电流和敏感电路空间上隔离,在单板不同层中间会有电源或地平面,根据趋肤效应,不同层回流在平面层不同面,因此可以起到隔离作用。

7. VCC與GND層間距控制在2-4mil內,可提供500MHZ以上的雜訊去耦需求與降低共電源耦合,亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容,則可降低500MHz以內的電源系統(PDS)阻抗
--要求VCC和GND减小距离,主要是因為電容的容量與兩極板間距成反比,VCC與GND距離越小,板間電容的容量就越大
當一對的VCC與GND產生的板間電容容量還不夠時,可增加VCC與GND層的數量,舉例如GND-VCC-GND-VCC

8. 高速元件與低速元件(如Analogue & Digital)儘量分開不要交雜,如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則
--高低速布局分开减少强干扰对敏感电路影响,如果布线跨越这样的区域,布线三面或四面放Guard是指布线同层两边加护卫地线,上下相邻层有平面层!

9. 各區線路避免佈局成長條形
--線路佈局成長條形,不僅本身的回流路徑長,也容易成為接收發射的天線。

10. 將元件間非必要之串聯電路改為並聯,也就是菊花链布线或星形布线,以降低迴路面積、迴路阻抗,並避免共電源耦合與共地耦合

11. 靠近I/O端為低頻電路,不可為高頻電路,除非該高頻電路需要經由I/O對外輸出

12. 將所有I/O集中在一起的優點是,可減少I/O分割區的設置,避免形成雙極天線;缺點是,增加線路長度以及可能造成輸入和輸出電路的濾波器被BYPASS而濾波效能下降,所以至少要將輸入與輸出分區後再集中
mac_du 发表于 2013-9-16 11:14:22 | 显示全部楼层
桃花岛主 发表于 2013-9-15 23:53
MIC的看法:

首先,問題中的地線寬度因該改為地線厚度,也就是銅箔的厚度,寬度不是這裡的重點,這就 ...

岛主的讲解精辟,不愧是学微波的出身!赞一个~~~
 楼主| mic29 发表于 2013-9-16 17:17:44 | 显示全部楼层
重新整理一次

1. 除防雷、功放、濾波等電路可考慮独立PCB外,其他電路儘量只用一塊PCB,不然就是對前述電路加嚴執行3W,例如10W。

2. 若需使用兩塊PCB,儘量考慮使用連接器取代連接線,並將兩片PCB以”二”字形或”L”形疊放,取代”一一”形放置,可降低連接线影响,並利用內層之GND層作為屏蔽,因此本條可能就不適用於單層板或雙層板,基本上單層板與雙層板的設計比較不要求用一塊PCB,因為無GND層。

3. PCB間的連結線儘量絞線、縮短或加磁环,並注意地線的數量與排列;

4. 多層板PCB各層堆疊順序是否正確
四層板建議堆疊 S1(主動元件、高di/dt、dv/dt雜訊源)- GND - VCC - S2(敏感線路)
六層板堆疊建議1 S1(主動元件、高di/dt、dv/dt雜訊源)- GND1 - S2(輔助S1,避免S3)- VCC - GND2 - S3(敏感線路)
六層板堆疊建議2 S1(主動元件、高di/dt、dv/dt雜訊源)- GND - S2(輔助S1,避免S4)- S3(輔助S4,避免S1,並與S2佈線成垂直)- VCC  - S4(敏感線路)

5. VCC與GND層間距控制在2-4mil內,可提供500MHZ以上的雜訊去耦需求與降低共電源耦合,亦可考慮使用兩層以上的平面電容以加強高頻濾波
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容,則可降低500MHz以內的電源系統(PDS)阻抗

6. 所有主動元件、高di/dt、dv/dt雜訊源與其附屬電路元件為第一優先排列於PCB同一面中間且位置越近越好,可縮短佈線長度以減少阻抗與回路面積,下一層以GND優於VCC,可得到更低之迴路阻抗;

7. 敏感線路及元件儘量與上一條所述之電路元件於多層板上應分置於不同面,利用內層的VCC、GND作為屏蔽以避免耦合,在單層板與雙層板上則注意距離

8. 高di/dt、dv/dt之二極體、電感、變壓器、MOS、IC及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier、I/O等電路,以及板邊、連接線、金屬機殼開孔;

9. 高速元件與低速元件(如Analogue & Digital)儘量分開不要交雜,如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

10. 各區線路避免佈局成長條形以降低回返路徑長度,並避免成為接收發射的天線

11. 將元件間非必要之串聯電路改為並聯,也就是菊花链布线或星形布线,以降低迴路面積、迴路阻抗,並避免共電源耦合與共地耦合

12. 靠近I/O端為低頻電路,不可為高頻電路,除非該高頻電路需要經由I/O對外輸出

13. 將所有I/O集中在一起的優點是,可減少I/O分割區的設置以及避免形成雙極天線;缺點是,增加線路長度以及可能造成輸入和輸出電路的濾波器被bypass而濾波效能下降,所以至少要將輸入與輸出分區後再集中
阿飞小白 发表于 2013-9-16 22:31:56 | 显示全部楼层
MIC前辈十年积淀之精华,如此慷慨拿出,我们又有什么理由不去努力学习呢?加油!向EMC的前辈致敬!
桃花岛主 发表于 2013-9-16 23:41:53 | 显示全部楼层
mac_du 发表于 2013-9-12 10:41
VCC和GND减小距离,减小引线电感的功能在於其次,主要是因為電容的容量與兩極板間距成反比,VCC與GND距離 ...



板间电容接近于理想电容,没有引线电感,所以,阻抗是频率升高是降低的,不存在谐振点。
桃花岛主 发表于 2013-9-16 23:46:03 | 显示全部楼层
mic29 发表于 2013-9-13 10:02
的確,一般的EMC觀念是電容越大,對低頻越有效,所以我提一下自己覺得還靠譜的想法

1. 我想mac指的諧振 ...



MIC前面说的板间电容引线电感很小,这里是对的;
谐振作用这里说的欠妥,在谐振点以前,电容呈容性,在谐振点之后,呈感性,所以,对电容滤波来说,谐振频率之后的滤波就无效了。
 楼主| mic29 发表于 2013-9-17 09:10:44 | 显示全部楼层
桃花岛主 发表于 2013-9-16 23:41
板间电容接近于理想电容,没有引线电感,所以,阻抗是频率升高是降低的,不存在谐振点。


我的想法是VCC與GND層都是銅質,假設電流從PCB某一角落進入VCC後,一定會有部分電流流到輸入端的對角,然後再位移到GND再流回到輸入端
這樣的路徑要說完全不存在雜散電感,可能只有超導體做得到,所以我想雜散電感應該是存在的,只是很小而已
P_20130917_091111.jpg
 楼主| mic29 发表于 2013-9-17 09:35:41 | 显示全部楼层
桃花岛主 发表于 2013-9-16 23:46
MIC前面说的板间电容引线电感很小,这里是对的;
谐振作用这里说的欠妥,在谐振点以前,电容呈容性 ...


還是以同一張圖片加上一些不太恰當的數字作說明

某濾波電路諧振點是1MHZ, 其500KHZ與1.5MHZ的衰減值都是-20dB
500KHZ低於諧振點1MHZ, 當500KHZ的信號以100dB的強度經過此濾波電路後,剩下80dB
1.5MHZ高於諧振點1MHZ, 當1.5MHZ的信號以100dB的強度經過此濾波電路後,同樣剩下80dB

所以濾波電路的諧振頻率若低於目標信號的頻率,是否就失去了濾波作用?
我個人是覺得不至於
P_20130917_091630.jpg
阿飞小白 发表于 2013-9-17 22:41:46 | 显示全部楼层
我认为,咱们在这里做一个layout的检查,知道了guide之后,最重要的是去分析,那些元件,那些线是我们EMC做关注的,就消费类电子来说,板子越做越小,给我们的余地 越来越小,所以,抓住其中的重点元器件,找出对应规则,再去做EMC的设计。譬如我来说,在做Layout 检查最难的就是在众多的元件和布线中甄别最需要做EMC 设计的那些,而且改动往往会受很多因素的影响,经常会有HW和Layout部门质疑,改动的原因,改动之后一定能保证EMC test pass,实在难为。
阿飞小白 发表于 2013-9-17 22:44:46 | 显示全部楼层
mic29 发表于 2013-9-17 09:35
還是以同一張圖片加上一些不太恰當的數字作說明

某濾波電路諧振點是1MHZ, 其500KHZ與1.5MHZ的衰減值 ...

我也认为不会完全失去作用,这是否也应该是有一个范围呢?如果目标频率太大,那么应该就无用了。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

读懂电磁兼容前沿技术
电磁兼容工程师网和论坛专注于电磁兼容行业自媒体平台,平台集聚大批资深的电磁兼容技术专家,面向电磁兼容应用行业工程师人群,提供技术交流、答疑解惑、资料下载等,每年在全国巡回举办最专业技术研讨会。以助力行业创新发展为使命,经过14年的发展,已成为电磁兼容行业最具知名度的会员制社区。
加入我们

电磁兼容群:334175333

防雷技术群:50395925

安规技术群:559434720

联系我们

公司地址:陕西省西安市高新区毕原二路军民融合产业园一期B1栋1层101室

联系电话:王媛媛 17791287039

联系电话:桃花岛主 18991808692

电子邮箱:info@emcmark.com